- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
Глава 1. Системы элементов эвм
Схемотехническая реализация интегральных микросхем выполняется на основе логических элементов, реализующих элементарные логические функции: конъюнкцию, дизъюнкцию, инверсию, запоминание и т.д.
В зависимости от типа системы логических элементов, отвечающей требованиям функциональной полноты и обеспечивающей технологическую реализацию сложных логических цепей, согласование уровней входных и выходных сигналов, различают типы интегральных схем:
1. ТТЛ – транзисторно-транзисторная логика;
2. МДП – металл – диэлектрик – полупроводник;
(МОП) – металл – окись – полупроводник;
3. КМДП – комплементарные металл – диэлектрик – полупроводник;
4. ЭСЛ – эмиттерно-связная логика (используется в супер-больших машинах);
5. ИИЛ (И2Л) – интегрально-инжекционная логика (новая, недоработана).
В каждой схеме или серии интегральных схем есть свой базовый элемент, на основе которого строится множество других логических схем.
§ 1.1 Потенциальная система элементов ттл.
Упрощенная схема базового элемента ТТЛ, реализующая функцию И-НЕ.
VT1 – много-эмиттерный транзистор, реализует функцию И, если подать на входы х1...хn нули, т.е. соединить их с землей. На коллекторе К также будет ноль, который закроет транзистор VT2 и на его коллекторе окажется высокий потенциал, т.е. единица. Т.о. реализуется И-НЕ. Эта единица откроет транзистор VT3, а ноль на эмиттере VT2 закроет транзистор VT4, и на выходе появится единица. Т.е. реализуется функция И-НЕ, штрих Шеффера.
В итоге можем сказать:
VT1 – реализует И;
VT2 – реализует НЕ;
VT3, VT4 – составляют выходной каскад.
На ряду с рассмотренным элементом изготавливается элемент расширителя по ИЛИ на VT1, VT2, который по сути повторяет первые два каскада (VT1, VT2) рассмотренного элемента, при подсоединении его выходов К׳ и Э׳ ко входам К и Э логического элемента получается элемент, реализующий последовательность операций И-ИЛИ-НЕ:
Замечания:
1) теоретически число эмиттерных входов логического элемента может быть неограничено, но на практике – не более 8, т.к. дальнейшее их увеличение ухудшает динамические характеристики элемента (временные соотношения)
2) схемная реализация базового элемента имеет много разновидностей, направленных на улучшение, в основном, его динамических характеристик
3)
временная диаграмма работы
рассмотренного элемента
4) диоды на входах транзистора VT1 предназначены для защиты элемента от напряжения обратной полярности
5) Условные графические обозначения транзисторов и диодов:
n-p-n p-n-p
транзистор ТТЛ
транзистор МДП со встроенным каналом с индуцированным каналом
n-типа p-типа n-типа p-типа
диод транзистор Шотки
6) Рассматривая выход базового элемента, можно сделать важный вывод:
параллельное включение нескольких выходов элементов недопустимо, т.к. при реализации различных логических функций разными элементами возможно короткое замыкание.