- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
§ 2.6 Дешифраторы, шифраторы.
Кодирующим устройством называют логический узел, преобразующий многоразрядный код в код, построенный по иному закону.
Преобразование кода может быть задано таблицей соответствия исходного кода и полученного.
Дешифратором (декодером) называют кодирующее устройство, преобразующее двоичный код в унарный.
Из n выходов дешифратора активен только один, номер которого соответствует числу на его входе.
0 (000)
1 (001)
2 (010)
:
:
7 (111)
УГО:
Восемь входов реализуются с помощью восьми четырех-входовых элементов И. Такой дешифратор называется линейным. Читается "3 в 8" (3–8).
Дешифратор 4–10 – неполный.
Обычно на входах дешифратораxi ставят инверторы или буферные усилители для согласования по электрическим параметрам между схемами.
Дешифратор, имеющий вход E, иногда называют декодер–демультиплексор (DX).
Для увеличения разрядности преобразуемого кода применяется каскадный способ наращивания разрядов:
Разряды x8, x16 расшифровываются дешифратором 4, его емкость 2-4; разряды x1, x2, x4 – дешифраторами 0, 1, 2, 3 (их емкость 3-8).
При декодировании, открытым сигналом E, будет открытым один из 4-х дешифраторов. Пятиразрядный код разбивается на две группы: 2 и 3 разряда.
В общем случае многоразрядный входной код может быть разбит на группы по-разному, и каждому разбиению будет соответствовать свой вариант схемы, которые будут отличаться задержкой распространения и аппаратными затратами. В предельном случае получается пирамидальный дешифратор при числе каскадов, равному разрядности входного кода, и с максимальной задержкой распространения сигнала.
Прямоугольный дешифратор (матричный):
Разряды входного кода х1-х8 делят пополам, матрица выходных элементов И будет прямоугольной
Задержка дешифратора определяется по двум трактам:
1) адресный вход xi и выход yi
2) вход стробирования E и выход yi. Типовая задержка в дешифраторе –12.
Входы и выходы дешифратора связаны соотношением m=2n, где m – число выходов, n – число входов.
Серийно-выпускаемый дешифратор: К155ИД4.
Шифраторы (кодеры):
УГО:
При подаче сигнала на один из m входов на входе реализуется n-разрядный код поданного числа.
Если входов у схем ИЛИ недостаточно, используется каскадный способ построения шифратора. По формуле де Моргана можно перейти в базис И-НЕ, тогда у активного сигнала будет низкий уровень. Такие варианты используются весьма редко (используются при переводе чисел из 2 с/с в 10 с/c).
Чаще шифраторы применяются совместно со схемой выделения старшей единицы в слове, которая приобретает m-разрядное слово следующим образом:
УГО:
приоритетный
шифратор
На вход схемы (х0, х1, х2) поступает преобразуемое слово, на вход Е1 – сигнал разрешения.
Нули входного слова в старших разрядах порождают на выходе yi единицы и не влияют на работу элементов И-НЕ более младших разрядов. Самая старшая единица в подаваемом слове на выходе элемента И-НЕ даст ноль, который тут же закроет элементы И-НЕ всех младших разрядов схемы, на выходе yi останется старшая единица, которая попадет на соответствующий вход шифратора CD, и он сформирует двоичный код номера разряда старшей единицы в слове.
С верхнего элемента И-НЕ через инвертор формируется сигнал E0=1, который может быть подан на вход E1 следующей микросхемы (при наращивании разрядности схемы).
Сигнал ES – сигнал наличия единицы в слове.
Такая совокупность рассмотренной схемы и шифратора дает функциональный узел, называемый приоритетным шифратором.
Широко применяется при организации системы прерываний в ЭВМ.
Серийно-выпускаемый шифратор: К155НВ1.