- •Введение
- •Глава 1. Системы элементов эвм
- •§ 1.1 Потенциальная система элементов ттл.
- •§ 1.2 Система элементов мдп (кмдп).
- •§ 1.3 Выходные каскады логических элементов.
- •1. Выход с открытым коллектором
- •2. Открытый эмиттерный выход
- •3. Выход с тремя состояниями
- •§ 1.4 Основные параметры логических элементов.
- •§ 1.5 Соглашения положительной и отрицательной логики.
- •§ 1.6 Особенности базисов современных элементов. Двойственность логических элементов.
- •§ 1.7 Разветвление по входу и выходу.
- •§ 1.8 Гонки.
- •§ 1.9 Гонки по входу.
- •Глава 2. Устройство эвм.
- •§ 2.1 Триггеры.
- •§ 2.2 Классификация триггеров.
- •§ 2.3 Синхронные (статические) rs-триггеры.
- •§ 2.4 D-триггер (dv-триггер).
- •§ 2.5 Класс двухступенчатых триггеров. Jk-триггер.
- •§ 2.6 Дешифраторы, шифраторы.
- •§ 2.7 Преобразователи произвольных кодов.
- •§ 2.8 Мультиплексоры.
- •§ 2.9 Регистры.
- •§ 2.10 Счетчики.
- •§ 2.11 Счетчики с параллельным переносом.
- •§ 2.12 Двоично-кодированные счетчики с произвольным модулем.
- •§ 2.13 Счетчики с недвоичным кодированием.
- •§ 2.14 Полиномиальные счетчики.
- •§ 2.15 Компараторы.
- •Глава 3. Сумматоры
- •§ 3.1 Инкременторы.
- •§ 3.2 Многоразрядные сумматоры с последовательным переносом.
- •§ 3.3 Сумматор с двухколейным переносом.
- •§ 3.4 Сумматоры с параллельным переносом.
- •Глава 4. Алу
- •§ 4.1 Классификация алу. Его назначение.
- •§ 4.2 Языки описания вычитаемых устройств.
- •§ 4.3 Алу для сложения (вычитания) чисел с фиксированной точкой.
- •§ 4.4 Методы умножения двоичных чисел.
- •§ 4.5 Алу для умножения чисел с фиксированной точкой.
- •§ 4.6 Деление целых чисел с фиксированной точкой.
- •§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
- •§ 4.8 Матричные умножители.
- •§ 4.9 Блок логических операций.
- •§ 4.10 Последовательные умножители.
- •Глава 5. Операции над числами с плавающей точкой.
- •§ 5.1 Сложение и вычитание чисел с плавающей точкой.
- •§ 5.2 Умножение чисел с плавающей точкой.
- •§ 5.3 Деление чисел с плавающей точкой.
- •§ 5.4 Драйверы, шинные приемопередатчики
- •Глава 6. Процессор, его состав
- •§ 6.1 Структурная схема цп
- •§ 6.4 Микропроцессоры
§ 4.7 Арифметические операции над десятичными числами (двоично-десятичные сумматоры)
Для операций с десятичными числами каждая цифра от 0 до 9 представляется двоичной тетрадой и далее операции производятся над тетрадами как над двоичными числами. Такое представление десятичных цифр получило название двоично-десятичного кода, который относится к классу взвешенных кодов.
Очевидно, что для представления десяти цифр необходим 4-х разрядный двоичный код.
Таблица соответствия двоичных и десятичных цифр
Десятичные цифры |
Двоичный код |
Двоично-десятичный код | ||||||||||
а3 |
а2 |
а1 |
а0 |
Тетрады |
Тетрады | |||||||
0 |
0 |
0 |
0 |
0 |
– |
0 |
0 |
0 |
0 | |||
1 |
0 |
0 |
0 |
1 |
– |
0 |
0 |
0 |
1 | |||
··· |
··· |
··· |
··· | |||||||||
9 |
1 |
0 |
0 |
1 |
– |
1 |
0 |
0 |
1 | |||
10 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
··· |
··· |
··· |
··· | |||||||||
15 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
Например: А → 75, В → 29
Из таблицы видно, что тетрады двоичного кода, начиная с 1010 и до 1111 не используются (назовем их запрещенными). Следовательно, при суммировании тетрад, начиная с 0000 и заканчивая 1001, в итоге могут появиться запрещенные тетрады, которые приведут к неверному результату.
+ |
0 |
1 |
0 |
0 |
|
0 |
1 |
0 |
1 |
|
|
|
|
|
|
|
| ||||||||||||
0 |
0 |
1 |
0 |
|
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
| |||||||||||||
|
0 |
1 |
1 |
0 |
|
1 |
1 |
1 |
0 |
|
|
|
|
|
|
|
| ||||||||||||
|
6 |
|
14 |
|
|
|
|
|
|
|
|
| |||||||||||||||||
|
|
|
|
|
|
0 |
1 |
1 |
0 |
|
- |
доп. код |
| ||||||||||||||||
|
|
|
|
|
1 |
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
| ||||||||||||
|
0 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
| ||||||||||||
|
7 |
|
4 |
|
|
|
|
|
|
|
|
| |||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
А → 5, В → 9
|
|
0 |
1 |
0 |
1 |
|
|
|
|
|
|
|
|
| ||||||||||
|
|
1 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
| ||||||||||
|
+ |
1 |
1 |
1 |
0 |
|
|
|
|
|
|
|
|
| ||||||||||
|
0 |
1 |
1 |
0 |
|
(10 в доп. коде) |
| |||||||||||||||||
1 |
|
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
|
| ||||||||||
1 |
|
4 |
|
|
|
|
|
|
|
|
|
УГО
двоично-
десятичного
сумматора:
При вычитании двоично-десятичных чисел используются преобразователи вычитаемого числа В в дополнение до 9 (фактически получение обратного кода двоичной тетрады).
W=9-B
Функционирование такого преобразования описывается таблицей дополнений:
-
B
b3
b2
b1
b0
w3
w2
w1
w0
W
0
0
0
0
0
1
0
0
1
9
1
0
0
0
1
1
0
0
0
8
2
0
0
1
0
0
1
1
1
7
···
···
···
···
9
1
0
0
1
0
0
0
0
0
Составим по таблице диаграммы Вейча.
СигналSUB – сигнал вычитания:
если SUB=0 – идет сложение
если SUB=1 – вычитание.
Сигнал Z – сигнал установки схемы в нулевое состояние.
Преобразователь выполняет следующую функцию:
-
F =
Ai при SUB=0
9 - Ai при SUB=1
Наращивание разрядности по тетрадам происходит присоединением выхода С1 ко входу С0 следующего разряда.
Умножение и деление десятичных чисел аналогично умножению и делению двоичных чисел, с той разницей, что в этом случае сдвиг множителя или делимого производится на одну тетраду.