Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Книги / ФОМ.doc
Скачиваний:
217
Добавлен:
12.12.2013
Размер:
3.61 Mб
Скачать

8.2.2. Групповой метод. Планарная технология

В основу получения полупроводниковых приборов (в т.ч. ИС) положены групповой метод и планарная технология, освоенные еще в доинтегральное время при производстве дискретных полупроводниковых приборов.

Групповой метод. Сущность группового метода состоит в том, на одной исходной кремниевой пластине (описанной ранее) одновременно изготавливаются множество транзисторов, регулярно расположенных по поверхности пластины. При этом все выводы всех транзисторов должны находиться на этой поверхности. Такую возможность обеспечивает особая планарная технология.

Планарная технология. Эта технология характерна тем, что все рабочие слои и все рабочие выводы (электроды) планарных приборов расположены на одной поверхности кристалла (чипа). Планарный транзистор приведен на рис. 1.2б. Однако на практике планарную технологию принимают более узко как технологический цикл создания кремниевых приборов и ИС с использованием локальной диффузии, эпитаксии и оксидных масок. Этот технологический цикл будет рассмотрен более подробно. После изготовления транзисторов кремниевая пластина – подложка разрезается по вертикали и горизонтали на множество отдельных кристаллов (чипов), содержащих по одному транзистору. Размеры чипов находятся в пределах от 1,5х1,5 мм до 6х6 мм и выше. По мере усовершенствования технологии размеры чипов имею тенденцию к увеличению. Чем больше площадь чипа, тем больше может быть размещено на нем транзисторов. Однако увеличение пощади чипа связанно с существенным увеличением трудностей в технологии [1]. После разрезания чип с транзистором помещают в отдельный герметизированный корпус с внешними выводами. Внешние выводы соединяют с контактной площадкой на чипе. Из готовых транзисторов получают электрическую схему функционального узла, соединяя транзисторы и другие компоненты схемы пайкой.

Идея интеграции состоит в том, что на исходной кремниевой пластине – подложке вместо множества отдельных транзисторов получают множество отдельных "комплектов". Каждый "комплект" содержит все компоненты (транзистора, диоды, резисторы и т.д.), необходимые для построения функционального узла. Эти компоненты соединяются между собой в электрическую схему при помощи напыления на туже поверхность чипа металлических полосок межсоединений (см. рис. 8.2г).вот это и есть интегральная микросхема. Все ИМС тоже регулярно расположены на поверхности подложки (см. рис. 8.2е). Пластина – подложка с ИМС тоже разрезается на множество чипов. Каждый чип содержит одну ИМС. Чип помещается в герметизированный корпус внешними выводами. Микросхема готова. Технология получения дискретных транзисторов и ИМС почти одинакова, за исключением операции нанесения межсоединений в ИМС.

8.3. Планарно – эпитаксиальный цикл.

Для получения микросхем наиболее удобными оказались тонкие слои кремния, полученные методом эпитаксиального наращивания. Такие слои (пленки) называют эпитаксиальными. При этом весь цикл изготовления микросхем, включая последующие операции, называют планарно – эпитаксиальным. В качестве примера далее рассмотрим цикл изготовления очень простой микросхемы. Электрическая схема этой ИМС приведена на рис. 8.2д.

Соседние файлы в папке Книги