- •Введение
- •Управление ресурсами: общие сведения
- •Управление процессами
- •2.1 Состояния процессов и переходы между ними
- •Стратегии и дисциплины планирования загрузки процессоров
- •Стратегия одинакового среднего времени ожидания
- •Дисциплина планирования fifo
- •Справедливая стратегия
- •Дисциплина планирования rr
- •Влияние величины кванта времени на величину средней задержки ответа
- •Стратегия максимальной пропускной способности
- •Дисциплина планирования sjf
- •Дисциплина планирования srt
- •Дисциплина планирования hrrn
- •Стратегия приоритетного планирования
- •Дисциплина лотерейного планирования
- •Дисциплины планирования с множеством очередей
- •Планирование с последовательным прохождением очередей
- •Дисциплина планирования vrr
- •Планирование на основе множества очередей с обратными связями
- •2.3 Планирование в многопользовательской системе – справедливое планирование
- •2.4 Планирование загрузки процессоров в операционных системах реального времени – частотно-монотонное планирование
- •2.5 Планирование загрузки процессоров в многопроцессорных системах
- •Многопроцессорная система с главным процессором
- •Организация с собственным планировщиком для каждого процессора
- •Симметричная многопроцессорная организация (smp)
- •Разбиение системных таблиц
- •Смещение моментов прерывания таймера
- •Стратегия планирования загрузки процессоров в многопроцессорной системе
- •Стратегия распределения загрузки
- •Стратегия максимальной производительности при параллельных вычислениях – бригадное планирование
- •Метод расщепление цикла
- •Метод редукции высоты дерева
- •Параллельное вычисление по альтернативным ветвям
- •Бригадное планирование процессов в многопроцессорной системе
- •2.6 Синхронизация выполнения процессов
- •Алгоритмы взаимоисключения с активным ожиданием
- •Алгоритм 1
- •Алгоритм 2
- •Алгоритм 3
- •Алгоритм 4
- •Алгоритм 5
- •Алгоритм Деккера
- •Алгоритм Петерсона
- •Алгоритм на основе команды процессора "проверить и установить"
- •Алгоритм на основе команды процессора "обменять данные"
- •Недостатки алгоритмов с активным ожиданием
- •Алгоритмы взаимоисключения с блокировкой процессов
- •Открытие объекта синхронизации
- •Закрытие объекта синхронизации
- •Вхождение в критическую секцию
- •Выход из критической секции
- •Замечания по реализации примитивов синхронизации
- •Мониторы
- •2.7 Взаимная блокировка процессов (тупики)
- •Необходимые условия возникновения тупика
- •Методы борьбы с тупиками
- •Предотвращение тупиков
- •Нарушение ожидания дополнительных ресурсов
- •Нарушение неперераспределимости ресурсов
- •Нарушение условия кругового ожидания
- •Устранение тупиков
- •Обнаружение тупиков
- •Управление памятью
- •3.1 Иерархическая модель памяти
- •Оценка среднего времени доступа к данным при использовании многоуровневой модели памяти
- •Локализация ссылок при обращении к памяти
- •3.2 Виртуальная память
- •Предпосылки создания виртуальной памяти
- •Архитектура виртуальной памяти
- •Подсистема трансляции адресов
- •Метод прямого отображения
- •Метод ассоциативного отображения
- •Метод комбинированного отображения
- •Архитектура виртуального адресного пространства
- •Сегментная организация виртуальной памяти
- •Страничная организация виртуальной памяти
- •Сегментно-страничная организация виртуальной памяти
- •Отображение файла на виртуальное адресное пространство
- •Совместное использование данных в оперативной памяти
- •3.3 Основные стратегии управления памятью
- •Стратегии выборки данных
- •Стратегии размещения данных
- •Выделение памяти по стратегии первого подходящего
- •Выделение памяти по стратегии наиболее подходящего
- •Выделение памяти по стратегии наименее подходящего
- •Стратегии замещения данных
- •Замещение с немедленной перезаписью и замещение с буферизацией
- •Замещение с локальной и глобальной областью видимости
- •3.4 Управление виртуальной памятью
- •Выборка в системе виртуальной памяти
- •Реализация выборки по требованию
- •Размещение в системе виртуальной памяти
- •Замещение в системе виртуальной памяти
- •Стратегия выталкивания случайной страницы
- •Оптимальная стратегия
- •Дисциплина fifo – выталкивание наиболее старой страницы
- •Дисциплина lru – выталкивание дольше всего неиспользуемой страницы
- •Дисциплина lfu – выталкивание страницы с наименьшей частотой обращений
- •Дисциплина nru – выталкивание страницы, не используемой в последнее время
- •Часовой алгоритм
- •Управление резидентным множеством страниц процесса
- •Понятие рабочего множества страниц процесса
- •Управление резидентными множествами на основе рабочих множеств
- •Глобальное замещение, динамическое резидентное множество
- •Локальное замещение, фиксированное резидентное множество
- •Локальное замещение, динамическое резидентное множество
- •Алгоритм на основе оценки частоты прерываний – дисциплина pff (Page Fault Frequency)
- •Алгоритм с переменным пробным интервалом – дисциплина vsws
- •Влияние размера страницы
- •Оптимизация работы дискового накопителя
- •Оптимизация механических перемещений головок диска
- •Основы устройства и функционирования дисковых накопителей
- •Стратегии оптимизации механических перемещений головок диска
- •Стратегия fcfs – Fist Come First Served
- •Стратегия sstf – Shortest Seek Time First
- •Стратегия scan – Scanning
- •Стратегия n-step scan – n-step Scanning
- •Системный дисковый кэш
- •Структура системного дискового кэша
- •Хэширование, хэш-функции и хэш-очереди
- •Структура блока и очередей дискового кэша
- •Работа системного дискового кэша
- •Упреждающее чтение
- •Реализация дискового кэша на основе виртуальной памяти
- •3.6 Надежность операционной системы при использовании системного дискового кэша
- •Буферизация ввода-вывода на пользовательском уровне
- •3.7 Процессорный кэш
- •Отображение участков озу на процессорный кэш
- •Случайное отображение участков озу в процессорный кэш
- •Детерминированное отображение участков озу в процессорный кэш
- •Комбинированное отображение участков озу в процессорный кэш
- •Работа процессорного кэша в режиме записи данных
- •3.8 Динамическое распределение памяти
- •Куча (heap)
- •Алгоритмы динамического распределения памяти
- •Отложенное объединение свободных блоков
- •Оптимизация списка свободных блоков
- •Метод парных меток для поддержания списка блоков кучи
- •Специальные алгоритмы динамического распределения памяти из кучи
- •Метод близнецов (или метод двойников)
- •Алгоритм выделения блоков памяти одинакового размера
- •Заключение
- •Библиографический список
- •Оглавление
- •394026 Воронеж, Московский просп., 14
Комбинированное отображение участков озу в процессорный кэш
Для того, чтобы совместить в одном устройстве достоинства процессорного кэша со случайным отображением и процессорного кэша с детерминированном отображением, была предложена схема комбинированного отображения.
Основная идея состоит в том, чтобы разделить ассоциативную память в составе кэша на несколько банков памяти меньшего объема (несколько каналов кэширования), с возможностью выбирать требуемый банк ассоциативной памяти (канал) по индексу.
Упрощенная схема процессорного кэша, построенного на основе комбинированного отображения участков ОЗУ показана на рис. 53.
Рис.53. Процессорный кэш с комбинированным отображением
Целесообразность использования комбинированного отображения объясняется тем, что реализовать несколько независимых ассоциативных банков памяти оказывается проще и дешевле, чем единый банк ассоциативной памяти суммарного размера.
Процессорный кэш с комбинированным отображением работает следующим образом. Как и в случае детерминированного отображения, адрес данных разделяется на три компоненты – смещение (младшая часть адрес), индекс (средняя часть адреса) и ключ (старшая часть адреса). Однако, в отличие от детерминированного отображения, индекс здесь адресует не запись процессорного кэша, а банк ассоциативной памяти, который, возможно, содержит требуемую запись.
В пределах выбранного банка памяти выполняется стандартный ассоциативный поиск записи по ее ключу, и либо выбираются данные из кэша при совпадении ключа, либо констатируется промах процессорного кэша.
При этом, для эффективной работы кэша, достаточно, чтобы каждый банк памяти содержал небольшое количество записей, порядка десяти. Реализация ассоциативной памяти с таким малым количеством точек входа не представляет особой сложности.
Основное отличие в логике работы комбинированного кэша от детерминированного состоит в том, что теперь в кэш могут одновременно отображаться несколько блоков ОЗУ с одинаковыми индексами, что позволяет оптимизировать замещение данных в процессорном кэше и удерживать в кэше все данные рабочего набора, независимо от их фактического размещения в ОЗУ компьютера. При этом, для выбора замещаемой записи в пределах каждого банка ассоциативной памяти может использоваться любая из рассмотренных ранее стратегий замещения данных, но на практике чаще всего применяется стратегия случайного замещения или стратегия LRU, причем с ростом объема ассоциативных банков памяти или числа каналов кэширования, преимущества стратегии LRU становятся все менее заметными.
Благодаря относительной простоте реализации и достаточно высокой эффективности работы, процессорный кэш на основе комбинированного отображения применяется в большинстве современных процессоров.
Работа процессорного кэша в режиме записи данных
Рассматривая различные варианты архитектуры и работы процессорного кэша, мы не акцентировали внимание на конкретном режиме работы – чтение или запись данных. Между тем, эти режимы существенно различаются. Рассмотрим, как работает кэш при выполнении операций записи данных.
Основной проблемой, с которой приходится сталкиваться при выполнении операций записи, является проблема когерентности (т.е. согласованности) данных между ОЗУ и процессорным кэшем.
Строго говоря, проблема когерентности данных существует при использовании любой многоуровневой памяти, будь это системный дисковый кэш или виртуальная память, но в этих случаях, в отличие от случая процессорного кэша, проблема когерентности решается автоматически – все данные гарантировано проходят через кэш, т.к. прямые обращения к нижележащему уровню памяти невозможны (см. рис. 54), и возможное несовпадение данных в ОЗУ и на диске просто не имеет значения.
Рис.54. Возможность нарушения когерентности данных при использовании процессорного КЭШа
В случае же процессорного кэша, во многих случаях возможен прямой доступ внешних устройств к данным в ОЗУ минуя процессор, и для поддержания когерентности данных необходимо применять специальные меры. Как минимум, в процессоре необходимо предусмотреть специальную команду для объявления недействительной указанной записи процессорного кэша.
Для упрощения задачи поддержания когерентности данных, в процессорном кэше часто применяется сквозная запись, когда данные одновременно записываются в кэш и в ОЗУ компьютера, а при промахе кэша – только в ОЗУ.
Заметим, что существуют реализации процессорного кэша и с отложенной записью, но они более сложны с точки зрения поддержания когерентности данных, а реальный выигрыш в производительности может быть не столь заметным.
К счастью, при работе реальных программ наблюдается сильная асимметрия между количеством операций чтения и записи данных. На операции чтения обычно приходится не менее 90% всех операций с памятью. В таких условиях процессорный кэш оказывается весьма эффективным, несмотря даже на проблемы с записью.