данной главы. Однако, как только вы овладеете фундаментальными концепциями, связанными с DMA, вы сможете легко погрузиться в технические описания по микроконтроллерам.

9.1. Введение в DMA

Прежде чем мы сможем проанализировать функции, предлагаемые модулем HAL_DMA, важно понять некоторые фундаментальные концепции, лежащие в основе контроллера DMA. В следующих параграфах мы попытаемся обобщить наиболее важные аспекты, которые следует учитывать при изучении данного периферийного устройства. Кроме того, они пытаются устранить различия в реализации между STM32F2/4/7 и другими семействами STM32.

9.1.1. Необходимость DMA и роль внутренних шин

Почему DMA является такой важной возможностью? Каждое периферийное устройство

вмикроконтроллере STM32 должно обмениваться данными с внутренним ядром Cortex-M. Некоторые из них преобразуют эти данные в электрические сигналы I/O для обмена ими с внешним миром в соответствии с заданным протоколом связи (например,

вслучае интерфейсов UART или SPI). Другие просто спроектированы так, что доступ к их регистрам внутри отображаемой области периферийной памяти (от 0x4000 0000 до 0x5FFF FFFF) вызывает изменение их состояния (например, регистр GPIOx->ODR управляет

состоянием всех подключенных к порту I/O). Однако имейте в виду, что с точки зрения процессора это также подразумевает передачу памяти между ядром и периферией.

Ядро микроконтроллера теоретически может быть спроектировано таким образом, чтобы каждое периферийное устройство имело свою собственную область хранения, и она, в свою очередь, могла бы быть тесно связана с ядром ЦПУ, чтобы минимизировать затраты, связанные с передачами памяти3. Однако это усложняет архитектуру микроконтроллера, требуя много кремния и больше «активных компонентов», потребляющих энергию. Таким образом, подход, используемый во всех встроенных микроконтроллерах, заключается в использовании некоторых частей внутренней памяти (в том числе и SRAM) в качестве временных областей хранения для различных периферийных устройств. Пользователь сам решает, сколько места уделить данным областям. Например, давайте рассмотрим этот фрагмент кода:

uint8_t buf[20];

...

HAL_UART_Receive(&huart2, buf, 20, HAL_MAX_DELAY);

Здесь мы собираемся считать двадцать байт по интерфейсу UART2, и, следовательно, мы выделяем массив (временное хранилище) того же размера внутри SRAM. Функция HAL_UART_Receive() будет двадцать раз считывать регистр данных huart2.Instance->DR для передачи байт из периферийного устройства во внутреннюю память, а также будет опрашивать флаг RXNE интерфейса UART, чтобы определить, когда новые данные готовы

3 Это то, что происходит в некоторых векторных процессорах, оснащающих действительно дорогие суперкомпьютеры, но это не относится к 32-центовым процессорам, таким как STM32.

к отправке. Процессор будет задействован во время этих операций (см. рисунок 1), несмотря на то что его роль «ограничена» перемещением данных из периферийного устройства в SRAM4.

Рисунок 1: Поток данных при передаче из периферийного устройства в SRAM

Хотя данный подход с одной стороны упрощает проектирование аппаратного обеспечения, с другой стороны он вводит накладные расходы на производительность. Ядро Cortex-M «отвечает» за загрузку данных из периферийной памяти в SRAM, и это блокирующая операция, которая не только не позволяет ЦПУ выполнять другие действия, но и также требует, чтобы ЦПУ ждало «более медленные» модули, пока они не завершат свою работу (некоторые периферийные устройства STM32 подключаются к ядру с помощью более медленных шин, как мы увидим в Главе 10). По этой причине высокопроизводительные микроконтроллеры предоставляют аппаратные модули, предназначенные для передачи данных между периферийными устройствами и централизованным буферным хранилищем, то есть SRAM.

Прежде чем углубляться в подробности DMA, лучше рассмотреть все компоненты, участвующие в процессе передачи данных с периферийного устройства в память SRAM и наоборот. В Главе 6 мы уже видели архитектуру шин микроконтроллера STM32F030 – одного из самых простых микроконтроллеров STM32. Для удобства архитектура шин показана снова на рисунке 25. Она сильно отличается от других более производительных семейств STM32. В этой главе мы проанализируем их позже, так как на данном этапе лучше сохранить простоту.

Рисунок говорит нам о нескольких важных моментах:

•И ядро Cortex-M, и контроллер DMA1 взаимодействуют с другими периферийными устройствами микроконтроллера через последовательность шин. Если это все еще неясно, важно отметить, что Flash-память и память SRAM также являются компонентами, внешними по отношению к ядру микроконтроллера, и поэтому они должны взаимодействовать друг с другом через межшинные соединения.

•И ядро Cortex-M, и контроллер DMA1 являются ведущими (masters). Это означает, что они являются единственными устройствами, которые могут начать транзакцию по шине. Однако доступ к шине должен регулироваться таким образом, чтобы они не могли получить доступ к одному и тому же ведомому (slave) периферийному устройству одновременно.

4Имейте в виду, что использование UART в режиме прерываний не меняет сценарий. Как только UART генерирует прерывание, чтобы сигнализировать ядру о поступлении новых данных, ЦПУ всегда может «переместить» эти байты побайтно из регистра данных UART в SRAM. Вот почему с точки зрения производительности нет разницы между управлением UART в режиме опроса и режиме прерываний.

5Рисунок 2 взят из справочного руководства по STM32F030

(http://www.st.com/web/en/resource/technical/document/reference_manual/DM00091010.pdf).