- •Часть II
- •Глава 1 12
- •Глава 2 30
- •Глава 3 52
- •Введение
- •Информационный обмен в промышленных контроллерах.
- •Реализация алгоритмов проверки на достоверность входной информации.
- •Реализация алгоритмов сигнализации.
- •Реализация дискретных систем управления.
- •Реализация аналоговых законов регулирования.
- •Организация связи локальной сети контроллеров с верхним уровнем.
- •Глава 1
- •1. Краткие технические характеристики и возможности контроллера
- •1.1. Блок контроллера бк-1
- •1.2. Блок питания бп-1
- •1.3. Блок переключателей бпр-10
- •1.4. Клеммно-блочные соединители
- •1.5. Модули усо
- •1.6. Схема подключения сигналов к модулю мас
- •1.7. Схема подключения сигналов к модулю мсд
- •Входные аналоговые сигналы
- •Аналоговые выходные унифицированные сигналы:
- •Входные дискретные сигналы:
- •Дискретные выходные сигналы:
- •1.7. Погрешность модулей усо
- •Глава 2
- •2.1. Проверка работоспособности каналов усо
- •2.2. Искробезопасные барьеры
- •2.3. Гальваническая развязка по входным дискретным каналам
- •2.4. Гальваническая развязка по аналоговому каналу
- •2.5. Понятие алгоблока и алгоритма
- •Каждый алгоблок имеет запретную зону, в которой невозможно провести каких-либо линий или расположить часть другого блока (см. Рис.12 и 13).
- •2.6. Алгоритмы ввода- вывода аналоговой информации
- •2.7. Алгоритмы ввода- вывода дискретной информации
- •2.8. Виды сигналов и параметров настройки
- •Диапазон изменения сигналов и параметров
- •2.9. Взаимное соответствие сигналов в контроллере р-130
- •2.10. Команды кросс-средства Редитор р-130
- •2.10.1. Назначение функциональных клавиш
- •2.10.2. Редактирование положения и параметров алгоблока
- •2.10.3. Параметры настройки и начальные значения
- •2.10.4. Соединение алгоблоков
- •2.10.4.1. Графическое конфигурирование
- •2.10.4.1. Адресное конфигурирование
- •Глава 3
- •3.1. Принципы программирования на языке fbd
- •3.2. Меню "Параметры"
- •3.2.1. Системные параметры
- •3.2.2. Ресурсы
- •3.3.3. Сохранение программы
- •3.3.4. Первоначальное сохранение программы
- •3.4.2. Удаление блока/линии
- •3.4.3. Режим перемещения блока
- •3.4.4. Просмотр всей схемы на экране пэвм
- •3.4.5. Увеличение участка программы
- •3.4.6. Поиск блока
- •3.4.7. Перемещение экрана (Перемещение схемы)
- •3.4.8. Исходный размер схемы
- •3.4.9. Загрузка программы в контроллер
- •4. Назначение и функции пульта настройки
- •4.1. Основные операции при работе с пн-1
- •4.2. Начальные установки шлюза и контроллера
- •5. Блок шлюза бш-1
- •6. Процедуры программирования
- •6.1. Приборные параметры
- •6.2. Системные параметры
- •6.3. Установка (вызов в озу) алгоритма с помощью пн-1
- •7. Программирование шлюза
- •8. Программирование контроллера
- •9. Тестирование контроллера Ремиконт р-130
- •9.1. Общий алгоритм тестирования
- •9.2. Особенности тестирования
- •9.3. Перечень тестов
- •9.4. Идентификация отказов и ошибок
- •9.4.1. Идентификация отказов
- •9.4.2. Идентификация ошибок
- •10. Ошибки оператора при работе с пультом настройки
- •Ошибки оператора при работе с пультом настройки пн-1
- •11. Ошибки оператора при работе с лицевой панелью контроллера
- •Ошибки оператора при работе с лицевой панелью контроллера
- •Ошибки оператора при работе с лицевой панелью и в управлении логической программой
- •12. Перевод программы c языка fbd в dxf-формат
- •Алгоритм действий следующий:
- •13. Порядок получения конфигурационной таблицы
- •14. Описание лабораторного стенда р-130
- •14.1. Расположение оборудования в лаборатории автоматизации
- •14.2. Лицевая панель регулирующей модели
- •14.3. Лицевая панель логической модели
- •14.4. Имитатор аналоговых и дискретных сигналов
- •16. Связь локальной сети контроллеров с пэвм
- •17. Интерфейс "Токовая петля" (ирпс)
- •18. Проверка связи пэвм с локальной сетью контроллеров
- •19. Типовые ошибки студентов
- •Литература
- •Приложение а Справочная информация по алгоритмам а1. Принятые сокращения
- •А2. Алгоритмы лицевой панели око (01) ‑ Оперативный контроль регулирования
- •Окл (02) ‑ Оперативный контроль логической программы
- •Дик (04) – Алгоритм дискретного контроля
- •А3. Алгоритмы интерфейсного ввода-вывода вин (05) ‑ Ввод интерфейсный
- •А5. Алгоритмы регулирования ран (20) ‑ Регулирование аналоговое
- •Рим (21) – Регулирование импульсное
- •Здн (24) – Задание
- •Здл (25) ‑ Задание локальное
- •Руч (26) ‑ Ручное управление
- •Прз (27) ‑ Программный задатчик
- •Инз (28) ‑ Интегрирующий задатчик
- •Пок (29) ‑ Пороговый контроль
- •Анр (30) – Автонастройка регулятора
- •А6. Динамические преобразования инт (33) – Интегрирование
- •Фил (35) – Фильтрация
- •Дин (36) ‑ Динамическое преобразование
- •Диб (37) ‑ Динамическая балансировка
- •Огс (38) – Ограничение скорости
- •Зап (39) – Запаздывание
- •А7. Статические преобразования сум (42) – Суммирование
- •Сма (43) Суммирование с масштабированием
- •Огр (48) Ограничение
- •Скс (49) Скользящее среднее
- •Дис (50) Дискретное среднее
- •Имп (61) Импульсатор
- •Заи (62) Запрет изменения
- •Заз (63) Запрет знака
- •Слз (64) Слежение-запоминание
- •Зпм (65) Запоминание
- •Вот (67) Выделение отключения
- •Бос (66) Блокировка обратного счета
- •А9. Логические операции
- •Лои (70) Логическая операция и
- •Мни (71) Логическая операция многовходовое и
- •Или (72) Логическая операция или
- •Счи (86) Сравнение чисел
- •Вчи (87) Выделение чисел
- •Удп (88) Управление двухпозиционной нагрузкой
- •Утп (89) Управление трехпозиционной нагрузкой
- •Шиф (90) Шифратор
- •Деш (91) Дешифратор
- •Лок (92) логический контроль
- •А11. Групповое непрерывно-дискретное управление шап (94) Шаговая программа
- •Инр (07) - Интерфейсный вывод радиальный
- •Ва (10) - Ввод аналоговый
- •Вд (11) - Ввод дискретный
- •Вап(12) - Ввод аналоговый помехозащищенный
- •Ав (13) - Аналоговый вывод
- •Диф (34) – Дифференцирование
- •Пен (58) - Переключатель по номеру
- •Пор (59) - Пороговый элемент
- •Нор (60) - Нуль-орган
- •Дло (70) - Двухвходовая логическая операция
- •Мло (71) - Многовходовая логическая операция
- •Выф (79) - Выделение фронта
- •Одв (83) – Одновибратор и мув (84) – Мультивибратор
- •Цсв (100) - Преобразование целого числа в вещественное
- •Вцс (101) - Преобразование вещественного числа в целое
- •Дпв (102) - Преобразование дискретного значения в вещественное
- •Дпц (103) - Преобразование дискретного значения в целое
- •Шцс (109) - Шифратор целых чисел
- •Дшц (110) - Дешифратор целых чисел
- •Шдп (111) - Шифратор дискретных переменных
- •Ддп (112) - Дешифратор дискретных переменных
- •Увч (113) - Упаковка вещественных чисел
- •Рвч (114) - Распаковка вещественных чисел
- •Мкс (115) - Многоканальный коммутатор сигналов
- •Мдс (116) - Многоканальный дешифратор сигналов
- •Алгоритмы регистрации и архивации данных
- •Рег (121) - Регистратор процессов
- •Арх (122) - Архиватор процессов
- •Рес (123) - Регистратор событий
- •Арс (124) - Архиватор событий
- •Приложение б Языки программирования промышленных контроллеров
- •Приложение в Кросс-средства UltraLogik и iSaGraf
- •В1. Основные характеристики UltraLogik
- •В2. Возможности iSaGraf
- •Приложение г Элементы математической логики
Бос (66) Блокировка обратного счета
Алгоритм применяется при необходимости блокировать процедуру обратного счета, связанную с командами отключения и (или) запрета.
Если на выход Y алгоритма не поступают команды отключения и запрета, алгоритм без изменения передает входной сигнал Х на выход Y, т.е. Y = Х.
Если Сотк = Сзап = 0, то команды отключения и запрета транслируются через вход Х предвключенному алгоритму, при этом Х=Y0, где Y0 - значение начальных условий, поступающее на выход Y. При Сотк=1 и Сзап=0 команда отключения, поступившая на выход Y, блокируется алгоритмом и на вход Х не проходит. Команда запрета, как и раньше, транслируется через вход Х. При Сотк=0 и Сзап=1 блокируется команда запрета, а команда отключения транслируется через вход Х. если Сотк=Сзап=1, то блокируется как команда отключения, так и запрета.
Рисунок 60
А9. Логические операции
Обозначения основных логических операций (символы).
Операция И: И, &, and, . Операция ИЛИ: ИЛИ, or, 1, , +.
Лои (70) Логическая операция и
Рисунок 61
Двухвходовая логика. В одном алгоблоке может быть до 20 алгоритмов И. Алгоритм используется для формирования нескольких (до 20) дискретных сигналов, каждый из которых является логическим объединением по И двух дискретных сигналов.
Логическим умножением или конъюнкция двух высказываний A и B называется высказывание A&B, которое истинно только в том случае, когда оба высказывания истины. Представим логическую функцию двух переменных в виде таблицы истинности.
A |
B |
F=A&B |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
Мни (71) Логическая операция многовходовое и
Рисунок 62
Многовходовая операция И. Количество входных переменных может быть до 99.
Или (72) Логическая операция или
Рисунок 63
Логическим сложением или дизъюнкцией двух высказываний A и B, называется высказывание A+B, которое истинно, когда хотя бы одно из них истинно.
A |
B |
F=A+B |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Рисунок 64
ИИЛ (74) Логическая операция исключающее ИЛИ
Рисунок 65
На выходе логическая единица будет только в том случае, когда состояние входных переменных разное. В одном алгоблоке может быть до 20 двухвходовых алгоритмов исключающего ИЛИ.
МАЖ (75) Мажорирование
Рисунок 66
ТРИ (76) Триггер (элемент памяти)
Рисунок 67
Запоминание сигнала в триггере происходит по уровню.
РЕУ (77) Регистр с записью по уровню
Рисунок 68
РЕФ (78) Регистр с записью по фронту
Рисунок 69
ВЫФ (79) Выделение фронта
Рисунок 70
Алгоритм аналогичен одновибратору, только время импульса отдельно не задаётся, а автоматически устанавливается равным времени цикла контроллера.
А10. Дискретное управление
ЭТП (80) Этап
Рисунок 71
Рисунок 72
ТМР (81) Таймер
Рисунок 73
Следует заметить, что модификатор в таймере задаёт количество пороговых элементов (нуль-органов), а таймер один. Как только программа с ТМР загрузится в ОЗУ, то алгоритм ТМР начинает работать сразу, т.е. его не надо пускать.
СЧТ (82) Счётчик
Рисунок 74
ОДВ (83) Одновибратор
Рисунок 75
Вначале раздела дана расшифровка сокращений и обозначений. Напоминаю, Сп – команда ПУСК, Ссбр – команда СБРОС, Т – время, определяющее длительность импульса.
МУВ (84) Мультивибратор
Рисунок 76
ПЧИ (85) Переключение чисел
Рисунок 77
Алгоритм предназначен для выбора одного из нескольких (до 98) чисел.
Алгоритм представляет собой переключатель на m входов, причем 0≤ m≤ 98 и задается модификатором.
На вход переключателя поступают числовые переменные Ni. Переменная, выбранная переключателем, поступает на выход.
Положением переключателя управляет сигнал на входе N0, причем значение N0 равно номеру входа, подключаемого к выходу. N0 - Число, задающее положение переключателя. Режимы работы алгоритма такие же, как у алгоритма ПЕН.