5.5 Інтерфейс з пзп

Розглянемо задачу розробки інтерфейсу для ПЗП або ППЗП. Нехай постійний ЗП має ємність 4 Кбайт. Тоді до адресних ліній ПЗП під'єднано безпосередньо 12 молодших розрядів (А₀ – А₁₁) (рисунок 5.4). Дешифратор, вмонтований в ПЗП дозволяє мати доступ до будь-яких з 4096 (2¹²=4096) 8-розрядних слів ПЗП.

Рисунок 5.4 - Приклад організації інтерфейсу з ПЗП

Адресні лінії чотирьох старших розрядів (А₁₂-А₁₅) ідуть в пристрій комбінованої логіки - дешифратор адреси. Для доступу до ПЗП і зчитування з нього даних МП повинен активізувати лінії адреси А₀-А₁₁, встановити L-сигнал READ і L-рівень на виході дешифратора. Тоді на виході логічного елемента “І” появиться сигнал L-рівня, яким активізується вхід вибору кристала.

Допустимо, що МП необхідно звернутись до пам'яті за адресою 0000Н (0000 0000 0000 0000₂). Молодших 12 бітів

підключаються до адресних ліній А₀-А₁₁ дешифратора ПЗП. Старші розряди декодуються дешифратором адреси. Якщо (А₁₂-А₁₅)=0000₂, дешифратор адреси видає на виході сигнал L-рівня, при допомозі якого активізується вхід . Адресне поле МП (для К580) має ємність 64Кбайт (65 536 комірок пам'яті), які можна поділити на 16 сегментів по 4К кожний. Роль дешифратора адреси в тому, щоб забезпечити МП доступ тільки до одного із сегментів одночасно. Якщо на 4 входи дешифратора подаються 0000, то доступним є нульовий сегмент ( поле пам'яті 0000-ОFFFН). Якщо на його входах 0001, тоді доступним є перший сегмент (поле пам'яті 1000-1FFFН). Таким чином старші розряди (4 біти) вибирають сегмент пам'яті, а молодші 12 біт визначають потрібну комірку пам'яті в цьому сегменті (рисунок 5.5 ).

Пам'ять МПС

Рисунок 5.5

Описаний спосіб відрізняється простотою і досконалістю.

6. Інтерфейс з озп

Інтерфейс для ОЗП будується аналогічно, як і для ПЗП, але з деякими додатковими схемами керування записом (ввід даних в ОЗП) і зчитування (вивід даних з ОЗП).

Рисунок 5.6 – Приклад побудови інтерфейсу з ОЗП

Схема декодування адреси в коло керування ОЗП ємністю 4к8, працює згідно до таблички істинності (рисунок 5.6 ).

Вхідний сигнал повинен мати низький рівень незалежно від того, буде виконуватись операція зчитування чи запису. Якщо сигнал МП має високий рівень, в той час коли - низький, інформація із ОЗП виводиться на шину даних, щоб МП міг ії зчитати. У цьому випадку за сигналом відпирається шинний формувач з трьома станами на виході ОЗП. Якщо сигнал при цьому L-рівня, відпирання формувачів не відбувається, а дані записуються для зберігання в комірку пам'яті, адреса якої подана на ША ОЗП.

Сигнал в схемі має низький рівень, коли сигнал вибірки адреси ОЗП і сигнали або також L-рівня. Лінія з'єднана з входом ОЗП, який має внутрішнє з'єднання за схемою “I” з другим входом . Таким чином сигнал ігнорується до тих пір, доки Н-рівня.

Приклад: Нехай ОЗП ємністю 4К необхідно розмістити в третьому сегменті зверху. Тоді дешифратор адреси для активізації вибору кристала повинен дешифрувати сигнал (А₁₂-А₁₅)=0010₂ з рівнем L-сигнала. Молодші розряди адреси (А₀-А₁₁) декодуються внутрішнім дешифратором ОЗП. Тоді при Н-рівня відбувається зчитування, а при L-рівні - запис.

Пам’ять МПС

0000 H ПЗП 4К8 ОFFF H

1000 H 1FFF H

2000 H ОЗП 4К8 2FFF H

. . .

F000 H FFFF H

Рисунок 5.7