- •Екзаменаційний білет № 1
- •2. Вирішення багатокрітеріальних задач.
- •3. Математичне описування динамічних систем.
- •Екзаменаційний білет № 2
- •3. Моделювання систем за допомогою безперервних марківських ланцюгів.
- •Екзаменаційний білет № 3
- •1. Планування. Управління ресурсами, боротьба з взаємоблокуванням.
- •3. Вирішення багатокрітеріальних задач.
- •Екзаменаційний білет № 4
- •1. Файлові системи. Принципи побудови файлових систем.
- •2. Основні нормальні форми. Характеристика і приклади відносин, що знаходяться в 1нф, 2нф, 3нф.
- •Id, category, product1, product2, product3
- •3. Моделювання систем за допомогою дискретних марківських ланцюгів.
- •Екзаменаційний білет № 5
- •1. Поняття асемблера, компілятора, транслятора, інтерпретатора.
- •2. Основні оператори мови маніпулювання даними. Оператор вибірки даних (одно- і багатотабличні запити оператора select).
- •3. Поняття системи масового обслуговування. Класифікація систем масового обслуговування.
- •Классификация смо и их основные элементы
- •Екзаменаційний білет № 6
- •1. Завантажувачі. Завдання завантажувачів. Принципи побудови завантажувачів.
- •2. Технологія Ethernet.
- •3. Стадії та етапи створення асу тп.
- •Екзаменаційний білет № 7
- •1. Принципи об’єктно-орієнтованого програмування (парадигми програмування, поняття класу).
- •2. Технологія Token Ring.
- •3. Склад і коротка характеристика розділів технічного проекта.
- •Екзаменаційний білет № 9
- •1. Інкапсуляція. Поняття, сфери застосування.
- •2. Характеристика протоколу hdlc.
- •3. Методи боротьби з помилками, що виникають в каналах передачі даних. Завадостійке кодування. Екзаменаційний білет № 10
- •1. Поліморфізм. Поняття, сфери застосування.
- •2. Методи доступу в мережу.
- •3. Основні параметри завадостійких кодів. Принципи виявлення та виправлення помилок.
- •Екзаменаційний білет № 11
- •1. Принципи розробки розподілених клієнт-серверних програм. Особливості розробки мережевих програм з використанням сокетів.
- •2. Характеристика протоколу ip. Адресація в ip-мережах.
- •3. Циклічні коди. Алгоритми кодування і декодування. Циклические коды.
- •Свойства циклических кодов по обнаружению ошибок
- •Екзаменаційний білет № 12
- •1. Багаторівнева комп’ютерна організація – структура й призначення рівнів.
- •2. Характеристика протоколу tcp.
- •3. Статичні методи стиснення інформації. Алгоритм арифметичного стиснення.
- •Екзаменаційний білет № 13
- •1. Схема комп’ютера з єдиною шиною. Основні характеристики та принципи роботи шини комп’ютера.
- •2. Стадії та етапи створення асу тп.
- •3. Оптимальне кодування інформації. Алгоритми формування коду Хофмана та Шенона-Фано.
- •Екзаменаційний білет № 14
- •1. Структура процесора, внутрішні блоки, види регістрів.
- •2. Склад і коротка характеристика розділів технічного проекта.
- •3. Аналого-числові перетворення безперервного сигналу на базі теореми Котельникова в.А.
- •Екзаменаційний білет № 15
- •1. Команди процесора, структура команд. Цикл Фон-Неймана.
- •2. Склад і зміст проектних рішень з технічного забезпечення.
- •3. Протоколи фізичного рівня.
- •Екзаменаційний білет № 16
- •1. Структуру пам’яті комп’ютера. Елементи статичної та динамічної пам’яті.
- •2. Склад і задачі організацій, що беруть участь у роботах зі створення асу тп.
- •3. Характеристика протоколу ip. Адресація в ip-мережах.
- •Екзаменаційний білет № 17
- •1. Переривання, типи, алгоритм обробки переривання процесором.
- •2. Перелік видів випробувань асу тп та їх короткий зміст.
- •3. Характеристика протоколу tcp.
- •Екзаменаційний білет № 18
- •1. Загальні характеристики канального рівня.
- •2. Поняття системи масового обслуговування. Класифікація систем масового обслуговування.
- •Классификация смо и их основные элементы
- •3. Пропускна спроможність двійкового каналу зв’язку з перешкодами та без перешкод.
- •Екзаменаційний білет № 19
- •1. Загальні відомості з теорії систем. Класифікація систем.
- •2. Математичне описування динамічних систем.
- •3. Загальні характеристики канального рівня.
- •Екзаменаційний білет № 20
- •1. Поняття вимірювальної шкали. Види шкал.
- •2. Основні параметри завадостійких кодів. Принципи виявлення та виправлення помилок.
- •3. Стадії та етапи створення асу тп.
- •Екзаменаційний білет № 21
- •1. Показники якості та ефективності та крітерії їх оцінювання.
- •2. Структура процесора, внутрішні блоки, види регістрів.
- •3. Основні параметри завадостійких кодів. Принципи виявлення та виправлення помилок.
- •Екзаменаційний білет № 22
- •1. Вирішення задачі вибору.
- •2. Поняття операційної системи.
- •3. Розрахунок вартості проектних робіт ресурсним методом.
- •Екзаменаційний білет № 23
- •1. Декомпозиція. Компроміси між повнотою та простотою.
- •2. Характеристика протоколу hdlc.
- •3. Застосування елементних кошторисних норм для розрахунку вартості пусконалагоджувальних робіт.
- •Екзаменаційний білет № 24
- •1. Агрегування. Види агрегування.
- •2. Методи доступу в мережу.
- •3. Багатократні та комбіновані методи модуляції.
Екзаменаційний білет № 16
1. Структуру пам’яті комп’ютера. Елементи статичної та динамічної пам’яті.
Для обеспечения высокой производительности ЭВМ необходимо, чтобы её память удовлетворяла следующим требованиям:
большая емкость (не менее сотен Мбайт);
высокое быстродействие (время доступа не более десятка нс);
энергонезависимость, т.е. обеспечение хранения программ и данных при выключении ЭВМ).
Функционально она делится на две части: внутреннюю и внешнюю. Внутренняя память, в свою очередь, делится на оперативную (ОЗУ), постоянную (ПЗУ) память и быструю кэш-память.
Иерархическая структура памяти является традиционным решением проблемы хранения больших объемов данных.
По мере продвижения сверху вниз по иерархии меняются три параметра. Во-первых, увеличивается время доступа. Во-вторых, растет объем памяти. В третьих, увеличивается количество битов, которое вы получаете за 1 доллар.
Память компьютера построена из двоичных запоминающих элементов — битов, объединенных в группы по 8 битов, которые называются байтами. Все байты пронумерованы. Номер байта называется его адресом.
Байты могут объединяться в ячейки, которые называются также словами. Для каждого компьютера характерна определенная длина слова — два, четыре или восемь байтов. Это не исключает использования ячеек памяти другой длины (например, полуслово, двойное слово).
Статическая оперативная память с произвольным доступом (SRAM, static random access memory) — полупроводниковая оперативная память, в которой каждый двоичный или троичный разряд хранится в схеме с положительной обратной связью, позволяющей поддерживать состояние без регенерации, необходимой в динамической памяти (DRAM). Тем не менее, сохранять данные без перезаписи SRAM может только пока есть питание, то есть SRAM остается энергозависимым типом памяти.
Типичная ячейка статической двоичной памяти (двоичный триггер) на КМОП-технологии состоит из двух перекрёстно (кольцом) включённых инверторов и ключевых транзисторов для обеспечения доступа к ячейке.
Преимущества
Быстрый доступ. SRAM — это действительно память произвольного доступа, доступ к любой ячейке памяти в любой момент занимает одно и то же время.
Простая схемотехника — SRAM не требуются сложные контроллеры.
Возможны очень низкие частоты синхронизации, вплоть до полной остановки синхроимпульсов.
Низкое энергопотребление.
Недостатки
Невысокая плотность записи (шесть-восемь элементов на бит, вместо двух у DRAM).
Вследствие чего — дороговизна килобайта памяти.
Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.
Применение
SRAM применяется в микроконтроллерахиПЛИС, в которых объёмОЗУневелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта[5]время работы подпрограмм иотладкапрямо на устройстве.
В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делаютрегистрыикеш-память.
DRAM (Dynamic random access memory, Динамическая память с произвольным доступом)— тип энергозависимой полупроводниковой памяти с произвольным доступом; DRAM широко используемая в качестве оперативной памяти современных компьютеров, а также в качестве постоянного хранилища информации в системах, требовательных к задержкам.
Физически DRAM состоит из ячеек, созданных в полупроводниковом материале, в каждой из которых можно хранить определённый объём данных, строку от 1 до 4 бит. Совокупность ячеек такой памяти образуют условный «прямоугольник», состоящий из определённого количества строк и столбцов. Один такой «прямоугольник» называется страницей, а совокупность страниц называется банком. Весь набор ячеек условно делится на несколько областей.
Как запоминающее устройство, DRAM представляет собой модуль памяти различных конструктивов, состоящий из электрической платы, на которой расположены микросхемы памяти и разъёма, необходимого для подключения модуля к материнской плате.
Физически DRAM-память представляет собой набор запоминающих ячеек, которые состоят из конденсаторов и транзисторов, расположенных внутри полупроводниковых микросхем памяти.
При отсутствии подачи электроэнергии к памяти этого типа происходит разряд конденсаторов, и память опустошается (обнуляется). Для поддержания необходимого напряжения на обкладках конденсаторов ячеек и сохранения их содержимого, их необходимо периодически подзаряжать, прилагая к ним напряжения через коммутирующие транзисторные ключи.
Основными характеристиками DRAM являются рабочая частота и тайминги.
При обращении к ячейке памяти контроллер памяти задаёт номер банка, номер страницы в нём, номер строки и номер столбца и на все эти запросы тратится время, помимо этого довольно большой период уходит на открытие и закрытие банка после самой операции. На каждое действие требуется время, называемое таймингом.
Основными таймингами DRAM являются: задержка между подачей номера строки и номера столбца, называемая временем полного доступа (англ. RAS to CAS delay), задержка между подачей номера столбца и получением содержимого ячейки, называемая временем рабочего цикла (англ. CAS delay), задержка между чтением последней ячейки и подачей номера новой строки (англ. RAS precharge). Тайминги измеряются в наносекундах или тактах, и чем меньше величина этих таймингов, тем быстрее работает оперативная память.