TMS320C6203B

FIXED POINT DIGITAL SIGNAL PROCESSOR

SPRS086K – JANUARY 1999 – REVISED APRIL 2003

XHOLD/XHOLDA TIMING

timing requirements for expansion bus arbitration (internal arbiter enabled)(see Figure 45)

 

 

-250

 

NO.

 

-300

UNIT

 

 

 

 

 

MIN

MAX

 

 

 

 

 

 

3

toh(XHDAH-XHDH) Output hold time, XHOLD high after XHOLDA high

P

 

ns

P = 1/CPU clock frequency in ns. For example, when running parts at 300 MHz, use P = 3.3 ns.

switching characteristics over recommended operating conditions for expansion bus arbitration (internal arbiter enabled)†‡ (see Figure 45)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-250

 

 

 

NO.

 

 

 

 

 

PARAMETER

 

 

 

 

 

 

 

 

 

 

 

 

 

-300

 

UNIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MIN

MAX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

td(XHDH-XBHZ)

Delay time, XHOLD high to XBus high impedance

 

 

 

 

 

 

3P

§

ns

 

2

td(XBHZ-XHDAH)

Delay time, XBus high impedance to XHOLDA high

 

 

 

 

 

 

0

2P

ns

 

4

td(XHDL-XHDAL)

Delay time, XHOLD low to XHOLDA low

 

 

 

 

 

 

3P

 

 

ns

 

5

td(XHDAL-XBLZ)

Delay time, XHOLDA low to XBus low impedance

 

 

 

 

 

 

0

2P

ns

 

P = 1/CPU clock frequency in ns. For example, when running parts at 300 MHz, use P = 3.3 ns.

 

 

 

 

 

 

 

 

 

 

XBus consists of XBE[3:0]/XA[5:2], XAS, XW/R, and XBLAST.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

§ All pending XBus transactions are allowed to complete before XHOLDA is asserted.

 

 

 

 

 

 

 

 

 

 

 

 

 

DSP Owns Bus

External Requestor

 

DSP Owns Bus

 

 

 

 

 

 

Owns Bus

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XHOLD (input)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XHOLDA (output)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XBus

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C6203B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C6203B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XBus consists of XBE[3:0]/XA[5:2], XAS, XW/R, and XBLAST.

Figure 45. Expansion Bus Arbitration—Internal Arbiter Enabled

80

POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443

TMS320C6203B

FIXED POINT DIGITAL SIGNAL PROCESSOR

SPRS086K – JANUARY 1999 – REVISED APRIL 2003

XHOLD/XHOLDA TIMING (CONTINUED)

switching characteristics over recommended operating conditions for expansion bus arbitration (internal arbiter disabled)(see Figure 46)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

-250

 

 

 

NO.

 

PARAMETER

-300

 

UNIT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

MIN

MAX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

t

Delay time, XHOLDA high to XBus low impedance

2P

2P + 10

ns

 

 

d(XHDAH-XBLZ)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

td(XBHZ-XHDL)

Delay time, XBus high impedance to XHOLD low

0

2P

ns

 

P = 1/CPU clock frequency in ns. For example, when running parts at 300 MHz, use P = 3.3 ns.

 

 

 

 

XBus consists of XBE[3:0]/XA[5:2], XAS, XW/R, and XBLAST.

 

 

 

 

 

 

XHOLD (output)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XHOLDA (input)

 

 

 

 

 

 

 

1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XBus

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C6203B

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

XBus consists of XBE[3:0]/XA[5:2], XAS, XW/R, and XBLAST.

Figure 46. Expansion Bus Arbitration—Internal Arbiter Disabled

POST OFFICE BOX 1443 HOUSTON, TEXAS 77251–1443

81

Соседние файлы в папке MAZ-DOD-MAT-2012