книги из ГПНТБ / Гольденберг Л.М. Импульсные и цифровые устройства учебник

Таким образом, схема рис. 2.44а может непосредственно управлять схемой рис. 2.446 и наоборот.

Однако способ каскадирования, основанный на использовании переключателей с разнотипными транзисторами, оказывается во многих случаях неприемлемым. Основной способ согласования вы­ ходных и входных уровней напряжений токовых переключателей связан с применением эмпттерных повторителей; этот способ рас­ смотрен в разд. 2.6.

2.6. ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ДИСКРЕТНЫХ И ИНТЕГРАЛЬНЫХ КОМПОНЕНТАХ

2.6.1. ХАРАКТЕРИСТИКИ ЛОГИЧЕСКИХ ЭЛЕМЕНТОВ

Современные полупроводниковые логические элементы яв­

на резисторах, диодах, или транзисторах, а логическая операция НЕ — транзисторным инвертором па выходе элемента (заметим, что благодаря инвертору осуществляется и нормализация уровней напряжения на выходе элемента); эти логические элементы обра­ зуют соответственно схемы: РТЛ (резисторно-транзисторная ло­ гика), ДТЛ (диодно-транзисторная логика), ТТЛ (транзисторнотранзисторная логика).

Другая группа элементов образует схемы ТЛ (транзисторная логика); здесь логические операции ИЛИ (И) реализуются при помощи выходной транзисторной логической схемы.

Для связи входной логической схемы с инвертором (в первой группе элементов) или ключей-инверторов с выходной логической схемой в ТЛ применяются рассмотренные в разд. 2.4 цепи связи; в зависимости от вида цепи связи различают, в частности, схемы: НСТЛ (транзисторная логика с непосредственными свя­ зями), РСТЛ (транзисторная логика с резистивными связями), РЕСТЛ (транзисторная логика с резистивно-емкостными связями)

и т. п.

Различают также схемы транзисторной логики с соединенными эмиттерами — СЭТЛ (они, по существу, являются элементами на переключателях тока — ПТТЛ) и схемы с соединенными коллек­ торами (СКТЛ).

140

Следует отметить, что далеко не все возможные варианты ло­ гических элементов ИЛИ — НЕ (И — НЕ) оказались пригодными для практического применения и тем более для реализации в виде цифровых (логических) интегральных схем (ЦИС).

Ниже, в качестве примера, рассматривается элемент РТЛ на дискретных компонентах; другие логические элементы (ДТЛ, ТТЛ, НСТЛ, РСТЛ, СЭТЛ) изучаются в предположении, что они реализованы в виде ЦИС, основными компонентами которых яв­ ляются биполярные транзисторы типа п-р-п (отдельно, в разд. 2.7, рассматриваются ключевые схемы на полевых транзисторах).

6 )

Для иллюстрации количественных соотношений используются упрощенные модели транзисторов. Так, например, входная характе­ ристика транзистора гб = /(«бэ) аппроксимируется кусочно-ломаной (рис. 2.45а). При Ибэ^Ипор транзистор, работая в активном режиме при малом токе, считается закрытым (обычно транзистор считается закрытым, если его коллекторный ток /ц3а,!р не превосходит некото­ рого условного значения, равного, например, 0,05 /кн; при этом ток

базы закрытого транзистора не превосходит /бзакр = 0,05-^- =

= 0 , 0 5 / . Порог запирания транзистора зависит от температуры:

при повышении температуры Unор уменьшается примерно на 2 мВ на 1° С.

В режиме насыщения напряжение на базе равно UQb, а на кол­

при этом в иллюстрациях приняты характерные для кремниевых транзисторов величины: ІІпор = 0,6 В; и5 акт = 0,7 В; и5п = 0,8 В; мкн — 0,2 В.

Важная особенность цифровых интегральных схем (ЦИС) со­ стоит в том, что эти схемы — потенциального типа: информация в

141

них представлена низким Е° (логический нуль) и высоким £• (ло­ гическая единица) уровнями напряжения.

Для оценки свойств логических элементов и, в частности ЦИС,

торое можно подключить к выходу данного элемента без наруше­ ния его работоспособности; в различных ЦИС п изменяется от двух до нескольких десятков.

Коэффициент объединения по входу (m), т. е. максимально допустимое число входов данного элемента; в ЦІ'ІС ш — порядка

2— 10.

Коэффициенты п и m определяют в значительной мере функ­ циональные возможности ИС. Может, например, оказаться, что для синтеза того или иного сложного цифрового устройства необ­ ходимы такие ЦРІС, которые имеют различное число входов (т — 2, 3, 4 и т. д.). Поэтому серин ИС, выпускаемых промыш­ ленностью, содержат наряду с основными элементами логические расширители, например, логические схемы ИЛИ, И, РІ — РІЛИ.

Если, например, исходная ИС1ИЛИ — НЕ имеет всего пі — 3 входа, то подключение к ее специальному входу логического рас­ ширителя ИЛРІ на 3 входа позволяет подать па входы получен­ ной схемы 6 входных сигналов.

Заметим, что логические расширители позволяют создавать ло­ гические схемы двухступенчатой логики (схемы РІ — ИЛИ — НЕ), широко применяемые при проектировании различных цифровых устройств.

Быстродействие элемента, определяемое максимально допусти­ мой частотой следования входных сигналов (перепадов, импуль­ сов), представляющих коды «0» и «1», и зависящее, очевидно, от длительности переходных процессов в элементе. Для оценки бы­ стродействия используются временные параметры: длительность

выходное напряжение выключенного транзистора при этом высо­

и выключения отсчитываются либо на 5%- или 10%-ных уров­ нях, либо на 50%-ных уровнях входного и выходного сигналов (рис. 2.45).

142

По быстродействию условно различают логические элементы сверхбыстродействующие (іЗСр < 5 н с ), быстродействующие (^зср =

Помехоустойчивость элемента, т. е. максимальное значение Un помехи, действующей на входе элемента, при которой еще сохра­ няется его нормальная работоспособность; обычно Un порядка 0,1—1 В.

Потребляемая мощность, т. е. средняя мощность Рср, рассеи­ ваемая элементом. Условно различают элементы мощные (30 мВт <

Сравнение цифровых интегральных схем производят по отдель­ ным, а также по некоторым обобщенным параметрам. Наиболее широко используется такой обобщенный параметр, как работа переключения А — произведение средней мощности и среднего времени задержки ЦИС: A = Pcpt3Cp. Величина А практически постоянна; обычно в широких пределах изменения Рсѵ и t3Cp она зависит лишь от типа ЦИС, -ее конструкции и технологии изго­ товления.

2.6.2. РЕЗИСТОРНО-ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Схема

Рассмотрим вначале элемент РТЛ, построенный на дискретных

пряжения), являющимися выходными сигналами других анало­ гичных элементов.

Транзистор Т находится в одном из двух стационарных режи­ мов: либо заперт, либо открыт (и насыщен). Транзистор заперт только в том случае, когда на все входы поданы низкие (по абсо­ лютной величине) уровни напряжения Е° (т. е. напряжения цкш снимаемые с коллекторов предыдущих насыщенных транзисто­ ров). Транзистор Т открыт и насыщен, если хотя бы на один вход подан высокий (по абсолютной величине) уровень напряжения Е 1

выходе транзистора Т — высокий уровень, т. е. сигнал 1; если хотя бы на один вход подан сигнал 1, то транзистор открыт и выход­

143

уровнями; при этом функция ИЛИ реализуется входными резисто­ рами R, а функция НЕ — инвертором на транзисторе Т.

Статические режимы

Эквивалентная схема для режима отсечки транзистора Т при­ ведена на рис. 2.466, уровни сигналов еь е2, ..., е,п на всех in вхо­ дах приняты одинаковыми и равными |ыкп|, R/in— эквивалентное сопротивление пг резисторов связи R.

Аналогично (2.73) напряжение на базе «бэ запертого транзи­ стора Т должно удовлетворять условию

Ao H---------~ ----- m R

Напхудшнй случаи выполнения условия насыщения транзи­ стора Т будет тогда, когда только на одном входе имеется высо­

случая показана на рис. 2.46ß. Согласно этой схеме ток базы на­ сыщенного транзистора

Параметры схемы должны быть выбраны так, чтобы выполня­ лось условие насыщения

Заметим, что величина области работоспособности схемы за­ висит не только от параметров Ек, Ri;, Еф ■■•, но и от чисел m и п. С ростом m и п затрудняется выполнение условий запирания

145

(2.110) и насыщения (2.118); это, в частности, означает, что с их ростом растет влияние разброса сопротивлений и напряжений.

В различных конкретных задачах могут потребоваться крите­ рии работоспособности, отличные от записанных в форме (2.110). Подобными критериями могут быть:

— минимально необходимый коэффициент усиления транзисто­ ра ß == Рмни!

—относительная нагрузочная способность, т. е. максимально допустимое число «макс аналогичных ключей, которые можно под­ ключить к выходу данного ключа;

—абсолютная нагрузочная способность, т. е. максимально воз­ можная мощность, которая может быть отобрана в заданную на­ грузку (усилители и т. д.).

Так, например, из ф-лы (2.116) после элементарных преобра­ зований можно найти

я< п м

Для эскизного расчета можно оценить «макс, если в ф-ле (2.117) пренебречь относительно малыми напряжениями на переходах и считать /коЯк <С Ек:

Из ф-лы (2.117) следует, что рост ямако (а также /ямакс) про­ исходит прежде всего при увеличении Е„, ß и уменьшении допус­ ков на сопротивления.

' Схема с фиксирующим диодом

На рис. 2.46г приведена схема, в которой при помощи диода выходное напряжение закрытого транзистора фиксируется на уровне, величина которого близка к £ф < £„. Действительно, при

146

ходов п и при этом не ухудшатся условия отпирания транзистора следующей ступени. Однако число п ограничено величиной Уімакс. при которой ток через диод (и напряжение на диоде) становится равным нулю, диод запирается и напряжение ыі;э не фиксируется. Действительно, ток нагрузки

С ростом п растет ток /„ и уменьшаются ток через диод и напря­

как коллекторный ток открытого транзистора, примерно равный Ек/Як, ограничен и выбирается из условия, что коэффициент уси­

Выбор параметров схемы с фиксирующим диодом во многом ана­ логичен выбору параметров в обычной схеме: после выбора тран­

и п выходами определяется в основном так же, как и в ключе ОЭ с m = l и я = 1. Отметим только некоторые особенности. В.этих схемах включение ускоряющих конденсаторов С часто нецелесо­ образно, так как приводит к росту емкостной нагрузки на коллек­ тор запирающегося транзистора и удлинению фронта отрица­

стремится к —£ к, а фиксируется на уровне, примерно равном —£ ф .

147

Следует также отметить неблагоприятные условия во входной цепи транзистора; пусть, например, на всех /га входах действуют высокие по абсолютной величине потенциалы, транзистор насы­ щен, а в момент t = 0 на большинстве входов (на k входах, где /га/2 •< k /га— 1) потенциал становится низким (почти равным нулю). Тогда через базу транзистора пройдет большой обратный ток разряда k конденсаторов. При этом возможно временное за­ пирание транзистора, хотя на один или несколько входов подан высокий потенциал. На коллекторе этого транзистора появится ложный сигнал, который может привести к сбою работы схемы.

Поэтому реальное повышение быстродействия _в резисторно­ транзисторных схемах возможно лишь путем применения высоко­ частотных транзисторов п выбора сопротивлений связи R, RQ, обеспечивающих достаточные уровни управляющих токов; суще­ ственное увеличение быстродействия достигается также примене­ нием ненасыщенных ключей с отрицательной обратной связью.

Характеристики элементов РТЛ

Проведенное выше рассмотрение позволяет дать оценку основ­ ным характеристикам элементов РТЛ.

Нагрузочная способность (га) ограничена практически только выполнением условия насыщения транзистора; в элементах РТЛ, построенных на ITC, п ^ 5.

Коэффициент объединения по входу (/га) ограничен выполне­ нием условий запирания п насыщения транзистора; кроме того, с ростом /га растет возможная глубина насыщения транзистора (когда на всех пг входах элемента действуют высокие по абсолют­ ной величине уровни напряжения), что ведет к ухудшению бы­ стродействия (из-за увеличения /зср); обычно ш-^.4.

Быстродействие элемента РТЛ невелико (іЗСр — порядка со­ тен нс).

Помехоустойчивость элемента может быть весьма значитель­ ной; для этого достаточно увеличить запасы по запиранию (например, путем увеличения смещения Ео) и по насыщению (на­ пример, путем увеличения Ru). Однако при этом возрастают дли­ тельности задержек включения и выключения элемента и, следова­ тельно, ухудшается быстродействие.

Потребляемая мощность в элементах РТЛ на ИС достигает десятков и сотен милливатт; в основном мощность рассеивается на резисторах.

2.6.3. ДИОДНО-ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

Схема

Типовая интегральная диодно-транзисторная схема (ДТЛ) приведена на рис. 2.47. Эта схема реализует логическую функцию И — НЕ положительных сигналов — «.положительная логика»):

148

налов. Только в том случае, когда на всех пг входах действуют высокие уровни напряжения Е \ диоды заперты и через базу тран­ зистора протекает большой ток, равный разности токов через ре­ зисторы RA и RQ (не считая малые обратные токи через запертые диоды); при этом транзистор насыщен, напряжение на его кол­ лекторе иІШнизкое и представляет собой нижний логический уро­ вень Е° (у = 0). Если хотя бы на одном входе ДТЛ действует низкий уровень Еп, то соответствующий диод открыт, через него идет большой ток, вследствие чего ток через базу транзистора мал, транзистор заперт, его коллекторное напряжение высокое (примерно равное Ек) и представляет собой высокий логический уровень Е 1 (у = 1).

Связь между входной логической схемой (И) и инвертором (НЕ) осуществляется при помощи кремниевых диодов ДсмЬ Дсмг-

чальной «пятки»). Следовательно, независимо от величины тока диода гд (если только ід превышает некоторый малый уровень) напряжение на диоде положительно и постоянно. Поэтому цепочка диодов Дсм, и Дсм2 может рассматриваться как источник постоян­ ного смешения, равного 2мДСм-

Для количественной иллюстрации работы схемы будем пола­ гать, что пороговый уровень отпирания транзистора, а также по­ роговый уровень отпирания диодов равен ДПор = 0,6В, напряже­ ние на открытом диоде и на базе насыщенного транзистора равно:

149-