книги из ГПНТБ / Гольденберг Л.М. Импульсные и цифровые устройства учебник

Напряжение »6 (2.142) меньше порогового уровня £/Пор отпи­ рания транзистора (Unov ~ 0,6 В), поэтому транзистор Т заперт и на его выходе действует высокий уровень напряжения £ ‘= £ к —

причем і'вхшів определяется ф-лой (2.141).

Найдем входной ток івх насыщенной транзисторной структуры (в нашем примере — ток первого эмиттера). Так как транзистор Т заперт, то ток его базы, а следовательно, и коллекторный ток МТ

пользуется ряд разновидностей сложных инверторов; схема ТТЛ с одним из вариантов сложного инвертора приведена на рис. 2.51е. Если хотя бы одна транзисторная структура МТ насыщена (на­ пример, при Х\ = 0), напряжение на базе Ті низкое (меньше поро­ гового уровня отпирания Д), транзистор Т\ закрыт и, следова­ тельно, транзистор инвертора Т2 также закрыт. Ток базы тран­ зистора Т3 достаточен для поддержания Т3 в активном режиме; при этом выходное сопротивление схемы (т. е. эмиттерного повто­ рителя) низкое.

Высокое напряжение на выходе миых=^выѵ отличается от на­

пряжения Е источника питания на сумму следующих напряжений: напряжения база—эмиттер транзистора Т3, работающего в актив­ ном режиме (примерно 0,7В), напряжения »бЭ 4 на эмиттерном переходе Т4 (порядка 0,8 В) и напряжения на резисторе £ ь созда­ ваемого током базы Т4.

Если на все входы МТ поданы высокие уровни напряжения Е1, Т1отпирается, следовательно, отпирается и насыщается транзистор инвертора Т2 и напряжение на выходе низкое, £/°ых икп, при этом

транзистор Т3 запирается, так как напряжение »бэз между его ба­ зой и эмиттером оказывается ниже порогового уровня: ыбэз =

= »кэ I — »бэ4— »кб 2 ^ 0, где »«а 1— напряжение коллектор — эмит­ тер Г] (т. е. примерно 0,2 В), ик ^ 2 — напряжение коллектор — база насыщенного транзистора Т2 (т. е. примерно — 0,6 В).

160

Переходные процессы

Характер переходных процессов в схеме ТТЛ в основном ана­ логичен характеру переходных процессов в схеме ДТЛ, особенно если в последней роль смещающих диодов Д см выполняют ДНЗ. В схеме ТТЛ со сложным инвертором обеспечивается весьма бы­ стрый режим включения. Это обусловлено, во-первых, быстрым зарядом входной емкости через малое выходное сопротивление эмиттерного повторителя инвертора предыдущего элемента, вовторых, быстрым включением транзисторов Д и Т2 благодаря

Быстрое выключение ТТЛ обеспечивается, во-первых, быстрым разрядом входной емкости через открывающийся транзистор Т2 предшествующего элемента, во-вторых, быстрым включением тран­ зисторов Т{ и Т2 благодаря тому, что накопленный в их базах за­ ряд рассасывается большим током (замыкающимся через малые сопротивления насыщенного МТ и насыщенного транзистора Т2 предшествующего элемента) и, в-третьих, быстрым зарядом вы­ ходной емкости через эмиттерный повторитель (транзистор Г3),

в частности, к увеличению площади, занимаемой МТ на поверх­ ности кристалла.

Быстродействие элементов ТТЛ со сложным инвертором доста­ точно велико; обычно ^зср ~ 10-1-40 нс.

Помехоустойчивость элемента ТТЛ с простым инвертором по

отношению ко входной отпирающей помехе üh невелика, так как невелик запас по запиранию транзистора Т. Действительно, на­ пряжение на коллекторе МТ (при хотя бы одной открытой транзи­

2ДПор=1,2В . Помехоустойчивость U°n относительно запирающей помехи зависит от запаса по запиранию эмиттерных переходов МТ и может быть увеличена путем увеличения питающего напряже­

ния Е. Обычно LI-п — порядка 0,5-4- 1 В.

Потребляемая мощность РсР в схемах ТТЛ со сложным инвер­ тором—порядка 10-г 30 мВт.

2.6.5.ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ

СРЕЗИСТИВНЫМИ И НЕПОСРЕДСТВЕННЫМИ с в язям и

Схема

Типовая схема интегрального транзисторного логического эле­ мента с резистивными связями (РСТЛ) приведена на рис. 2.52. Схема НСТЛ (транзисторная логика с непосредственными свя­ зями) отличается от схемы РСТЛ лишь тем, что в ней отсутствуют резисторы У?б; при этом сильнее сказывается разброс параметров схемы, особенно входных характеристик транзисторов (основное назначение резисторов Rn и состоит в выравнивании входных ха­ рактеристик открытых транзисторов).

Рис. 2.52

Рассматриваемая схема имеет т входов и п выходов и реали­ зует логическую функцию ИЛИ — НЕ для входных сигналов поло­ жительной логики, т. е. для сигналов, низкий уровень Е° которых кодируется «О», а высокий Е1— «1». Если обозначить через Хі, х2, ..., хт информационные значения входных переменных и через у — значения выходной переменной, то можно записать

Статические режимы

Пусть на все входы схемы поданы низкие уровни напряжения,

162

где /„,I — коллекторный ток насыщенного транзистора, равный сум­ ме тока через RK и п входных токов /бзакр закрытых транзисторов, на которые, в свою очередь, нагружены транзисторы Т"\ если пре­

Из ф-лы (2.149), в частности, можно получить допустимое (или максимальное) значение коэффициента разветвления гамаКс-

При наличии разброса параметров ß, «бп, Re, RK, EK условие (2.149) должно выполняться для наихудшего их сочетания, вслед­ ствие этого максимальный коэффициент разветвления может су­ щественно уменьшиться; особенно сильно на величину пмакс влияет разброс входных характеристик, приводящий к большой неравно­ мерности в распределении базовых токов. Увеличение сопротивле­ ний /?б способствует более равномерному распределению входных токов и, следовательно, увеличению п; однако при больших Re мо­ жет быть нарушено условие насыщения (2.149) и, кроме того, воз­ можно уменьшение быстродействия ключевой схемы.

Увеличения /імаКс можно достигнуть увеличением напряжения Е„; минимальное значение Ек должно быть достаточным для обес­ печения заданного значения п при минимальной температуре, за­ данном разбросе параметров и максимальной запирающей помехе, действующей на входе открытого транзистора.

Заметим, что допустимый разброс входных характеристик ог­ раничивает и максимальный коэффициент объединения по входу /«макс; увеличение m ведет к уменьшению коллекторного тока на­ сыщения транзистора (примерно равного EJm RK), что, в свою оче­ редь, приводит к уменьшению «бн-

Выходное напряжение ступени запертых транзисторов V

представляет собой высокий уровень напряжения Е1, включающий транзисторы последующей ступени.

Изменения величины Re и п мало влияют на величину / вых (так как обычно Ru > Re), но существенно влияют на величину £/Ви - Если хотя бы на одном входе схемы рис. 2.44, например пер­

Таким образом, рассматриваемая схема действительно реали­ зует логическую функцию ИЛИ— НЕ.

Мощность, потребляемая элементом в режиме включения от

Если считать, что ЦИС находится половину рабочего времени в открытом состоянии, а другую половину — в запертом, то среднюю мощность, потребляемую элементом, можно определить как

Переходные процессы

Рассмотрим процесс переключения цифровых интегральных схем РСТЛ, соединенных последовательно (рис. 2.53а), причем і'-я схема имеет т,- входов и нагружена ііі аналогичными схемами.

/77,

б х о д а б

і )

LSbix

Пусть ЦИС I выключается и пусть включение ЦИС 2 начинается только после того, как коллекторный ток в ЦИС 1 спадает до нуля.

В этом случае задержка включения tl ЦИС 2 определяется в со­ ответствии с эквивалентной схемой (рис. 2.536) выходной цепи за­ крытой ЦИС 1, длительностью заряда емкости іцСвх до порогового уровня Ппор; здесь Свх — входная емкость отпирающегося транзи­ стора ЦИС 2, а Свых — выходная емкость, шунтирующая коллек­ тор ЦИС 1.

164

Заметим, что t\ растет с ростом числа нагрузок щ, числа вхо­

дов nil (от последнего зависит Свых) и с уменьшением Е1(. Выключение ЦИС 3 начинается в момент включения ЦИС 2,

так как в этот момент начинает увеличиваться коллекторный ток транзистора ЦИС 2 и, следовательно, уменьшается входной (ба­ зовый) ток транзистора ЦИС 3.

Очевидно, что рассасывание избыточного заряда в базе тран­ зистора ЦИС 3 осуществляется не постоянным током. Можно, од­

нако, в первом приближении считать, что fâ = £ф + tp, где t%— длительность фронта включения транзистора ЦИС 2, tp— длитель­ ность рассасывания заряда в транзисторе ЦИС 3, обусловленная постоянным обратным током его базы Iбз = («би — «кн)/(Дб+Явх)- Длительность tp определяется в соответствии с ф-лой (2.57), а

длительность /ф определяется ф-лой (2.56), если считать входной (базовый) ток отпирающегося транзистора ЦИС 2 постоянным и равным:

Заметим, что tv растет с увеличением Re (уменьшается обрат­ ный ток базы) и с уменьшением Пг (увеличивается входной ток открытого транзистора ЦИС 3, что приводит к увеличению степени

на время f3 + t\ и при идентичных схемах средняя задержка на одну ЦИС определяется как

^зср —тг {Â -f- $ .

Проведенный анализ позволяет получить зависимость taср от различных параметров ЦИС, в частности от т, п. С ростом Ек

увеличивается /1 (за счет увеличения тока базы открытого тран­

165

зистора и, следовательно, степени его насыщения) и уменьшается й [см. ф-лу (2.556)]. Увеличение т приводит к некоторому росту t3 ср за счет роста t°3. Увеличение п может привести и к росту, и

к спаду ^зср в зависимости от соотношений tl и f®. Температурная зависимость t3Cp в основном определяется кон­

струкцией II технологией изготовления ЦИС.

Характеристики элементов РСТЛ, НСТЛ

Нагрузочная способность п ограничена, как это следует из про­ веденного выше анализа, условием насыщения нагрузочных тран­ зисторов Г" (77, 77, . . Тп). В реальных цифровых интегральных схемах НСТЛ величина п мала: /гг=СЗ. Это обусловлено в основном разбросом входных характеристик транзисторов іб = f («б) вслед­ ствие влияния различных технологических факторов и зависимости температуры транзисторов от их положения на поверхности монтаж­ ной платы. В результате при одинаковых напряжениях «бп на ба­ зах нагрузочных транзисторов элемента НСТЛ токи баз /пх в не­ которых из них могут существенно превышать необходимый уро­ вень насыщающего тока /бН. При этом, естественно, требуется и

сыщения меньшего числа нагрузочных транзисторов, чем в случае, когда все их входные характеристики идентичны.

Как уже отмечалось, включение в цепи связи резисторов (схе­ мы РСТЛ) приводит к уменьшению разброса входных токов насы­ щенных транзисторов, и это позволяет довести нагрузочную спо­ собность до величины п ^ 5.

Коэффициент объединения по входу (m ) ограничен, так как с увеличением m растет число транзисторов Т' в задающем эле­ менте, растет суммарная выходная паразитная емкость этого эле­ мента, что приводит к увеличению длительности фронта его вы­ ключения и, следовательно, к росту задержки включения нагрузоч­ ных элементов и к уменьшению быстродействия. Кроме того, с увеличением m растет ток, ответвляющийся в закрытые транзи­ сторы Т\, 77, ... , Т'т, что приводит к уменьшению входных токов открытых транзисторов нагрузочных элементов (77, 77, . . . , 77)’ вследствие чего может быть нарушено условие их насыщения. Обычно в интегральных элементах РСТЛ (НСТЛ) т ^ 6.

Быстродействие элементов НСТЛ относительно невелико, глав­ ным образом, из-за глубокого насыщения открытых транзисторов;, /з ср — обычно порядка десятков или даже сотен нс.

Включение резисторов Re (схема РСТЛ) может привести к уменьшению быстродействия из-за уменьшения величин входных отпирающих и запирающих токов. Иногда для предотвращения этого резисторы Re шунтируются ускоряющими конденсаторами;

166

подобные схемы обозначаются РЕСТЛ (транзисторная логика с резистивно-емкостными связями).

Помехоустойчивость элементов (по мощности) высока по отно­ шению к запирающей помехе (благодаря глубокому насыщению транзисторов) и относительно мала по отношению к отпирающей помехе; последнее обусловлено малым запасом по запиранию тран­ зисторов (в схеме НСТЛ этот запас равен Unov — икп и составляет для кремниевых транзисторов величину порядка 0,4 В).

Потребляемая мощность в рассматриваемых схемах мала; при использовании низковольтного источника Ек (например, £к = ЗВ) средняя мощность Рср обычно порядка 4 ч- 15 мВт.

2.6.6. ТРАНЗИСТОРНЫЕ ЛОГИЧЕСКИЕ ЭЛЕМЕНТЫ НА ПЕРЕКЛЮЧАТЕЛЯХ ТОКА

Схема. Принцип работы

Типовая схема интегрального элемента ПТТЛ (или иначе, по другому классификационному признаку, СЭТЛ — транзисторная логика с соединенными эмиттерами) приведена на рис. 2.54.

Рассмотрим вначале схему на рис. 2.546, иллюстрирующую прин­ цип работы токового переключателя в качестве компонента логи­ ческого элемента.

Пусть по-прежнему входное напряжение иах принимает значе­

эмиттера при этом и'э — Ел — идоткр; идоткр — напряжение на откры-

167

где «б акт — напряжение база — эмиттер транзистора ГВЫХ2, рабо­ тающего в активном режиме, и°Б — потенциал в точке Б (т. е. на

коллекторе транзистора Т0, работающего теперь в активном, ре­ жиме) :

и% = Ек — г#к 2 RK2

IRK2--?’к0 + І62

так как все Пг транзисторов-нагрузок закрыты (на их входах дей­

вами, можно пренебречь величиной ібг по сравнению с ік0); следо­ вательно,

169