- •1.Способы представления цифровой информации. Основные характеристики элементов эвм. Логическая модель элементов с потенциальным представлением информации.
- •2.Переключательная характеристика цифрового элемента. Понятие Базиса. Таблицы Истинности, Прямые и инверсные входы и выходы логических э лементов. Уго элементов.
- •3.Реализация функций Алгебры логики (фал) на элементах эвм. Способы задания функций. Переход от одних способов задания фал к другим.Минимизация Методом Квайна Мак-Класски.
- •4.Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
- •Использование диаграмм вейча для минимизации.
- •5.Задачи анализа и синтеза цифровых схем. Минимизация не полностью определенных фал.
- •6.Мультиплексоры и их назначение. Уго. Увеличение разрядности мультиплексоров. Реализация фал на мультиплексоре.
- •Увеличение разрядности мультиплексоров
- •7. Дешифраторы и их назначение, построение, увеличение разрядности дешифраторов. Реализация фал на дешифраторе.
- •8.Использование мультиплексоров, дешифраторов и запоминающих устройств для построения логических функций.
- •9.Сумматоры. Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •Комбинационные сумматоры. Принципы организации цепей переноса в сумматорах.
- •10 Сумматоры. Накапливающие сумматоры. Принципы организации цепей переноса в сумматорах.
- •11 Сумматоры. Комбинированные сумматоры. Принципы организации цепей переноса в сумматорах.
- •12 Элементарные триггерные ячейки на элементах и-не и или-не. Rs- триггер, таблица и матрица переходов.
- •13.14.15. Триггерные схемы. Классификация. Таблицы и матрицы переходов. Построение произвольного триггера на базе rs – триггера, dv триггера, jk триггера.
- •16.Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
- •17. Схемы триггеров со статическим и динамическим управлением.
- •Синхронные триггеры с динамическим управлением записью
- •18. Синхронные и асинхронные одноступенчатые триггеры тиво rs, dv,t синхронный rs - триггер
- •20. Триггер с динамическим управлением записью. Временная диаграмма.
- •21.Регистры. Классификация. Уго регистров. Регистры хранения и сдвига.
- •22. Последовательный и параллельный сдвигающие регистры.
- •24. Счетчик по модулю м. Проектирование счетчиков. Изменение коэффициента пересчета.
- •25.Проектирование счетчика с заданным набором состояний на rs триггерах.
- •27.Проектирование счетчика с заданным набором состояний на jk триггерах.
- •Составление функций возбуждения триггеров счетчика
- •26.Проектирование счетчика с заданным набором состояний на dv триггерах.
- •28.Счетчики. Реверсивный счетчик. Функция параллельной загрузки. Увеличение разрядности.
- •Реверсивный счетчик
- •29. Асинхронные счетчики. Построение счетчика произвольной разрядности. Организация цепей переноса в асинхронных счетчиках.
- •Межразрядные связи реверсивного асинхронного счетчика с последовательным переносом.
- •30. Микросхемы памяти. Организация микросхемы памяти с произвольной выборкой. Временная диаграмма цикла записи.
- •31. Общая структура микросхемы памяти с произвольной выборкой. Временная диаграмма цикла чтения.
- •Уго микросхемы памяти.
- •32.Реализация фал на микросхемах памяти.
- •33.Запоминающая ячейка статического типа, устройство и принцип работы.
- •34. Запоминающая ячейка динамического типа, устройство и принцип работы.
- •35. Программируемые логические интегральные схемы. Основные принципы построения плм.
- •38.Реализация логических функций в плис, lut- назначение и устройство
- •39.Блоки ввода вывода Плис, Теневая память. Программируемые соединения
4.Построение комбинационных схем на логических элементах. Технологии минимизации комбинационных схем. Использование диаграмм Вейча для минимизации фал.
Алгебра-логика выступает в качестве модели устройства. Это означает, что работа некоторого произвольного устройства может быть лишь в ограниченном отношении описана с помощью построений этой алгебры. Действительно реальное устройство физически работает не так, как описывает алгебра, однако применение положений этой теории позволяет сделать ряд полезных (в практическом отношении) обобщений.
Более сложное устройство можно построить из простых следующими путями:
1. Последовательным соединением элементов;
2. Параллельное соединение элементов;
3. Перестановка входов элементов
Рассмотрим фрагмент схемы
Параллельные соединения элементов не меняют функцию, поэтому с точки зрения алгебры-логики этот тип соединения не используется. Физически иногда применяют параллельное соединение элементов: в основном для того, чтобы повысить мощность (усилить).
Функция, которую выполняют элементы, зависит от переменных, которые подаются на вход, поэтому перестановка аргументов влияет на характер функции:
f3( f1; f2 ) = f3( f1(x1; x2; x3); f2 (x1; x2)) ≠ f3( f1(x1; x2); f2 (x1; x2; x3))
Поэтому для изменения функции можно использовать перестановку входов.
Два приёма изменения функции:
1) последовательное соединение элементов;
2) перестановка входов.
Этим двум физическим принципам в алгебре-логике сопоставляют:
1) Принцип суперпозиции (т.е. постановка в функцию в качестве её аргументов других функций);
2) Подстановка аргументов или изменение порядка записи аргументов функции; или замена одних аргументов функции другими.
Физическая задача построения и анализа работы сложного устройства заменяется математической задачей синтеза и анализа соответствующих функций алгебры-логики.
Использование диаграмм вейча для минимизации.
Диаграммы Вейча являются многомерным изображением (т.е. крайние грани «связаны»)
Имеется одно ограничение – функция должна содержать не более 4-х элементов.
Для 2-х элементов:
|
b |
Nb |
A |
|
|
nA |
|
|
Для 3-х элементов:
|
B |
nB |
|||||
A |
|
|
|
|
|||
nA |
|
|
|
|
|||
|
nC |
C |
nC |
Для 4-х элементов:
|
B |
nB |
|
||
A |
|
|
|
|
nC |
|
|
|
|
C |
|
nA |
|
|
|
|
|
|
|
|
|
nC |
|
|
nD |
D |
nD |
|
Элементы объединяются количеством единиц (нулей), равным 2n, т.е. по 2,4,8,16 элементов.
При объединении по 2 – любые 2 элемента, стоящие рядом, например:
|
B |
nB |
|
||
A |
1 |
|
|
1 |
nC |
|
|
|
|
C |
|
nA |
|
|
|
|
|
|
|
|
|
nC |
|
|
nD |
D |
nD |
|
На выходе: A*nC*nD
|
B |
nB |
|
||
A |
1 |
1 |
|
|
nC |
|
|
|
|
C |
|
nA |
|
|
|
|
|
|
|
|
|
nC |
|
|
nD |
D |
nD |
|
На выходе: A*B*nC
По 4 – в виде квадрата или линии из 4-х элементов.
|
B |
nB |
|
||
A |
|
|
|
|
nC |
|
|
|
|
C |
|
nA |
|
|
1 |
1 |
|
|
|
1 |
1 |
nC |
|
|
nD |
D |
nD |
|
На выходе: nA*nB (это Минимальная ДНФ)
|
B |
nB |
|
||
A |
|
|
1 |
|
nC |
|
|
1 |
|
C |
|
nA |
|
|
1 |
|
|
|
|
1 |
|
nC |
|
|
nD |
D |
nD |
|
На выходе: nB * D
По 8 – например, так:
|
B |
nB |
|
||
A |
1 |
|
|
1 |
nC |
1 |
|
|
1 |
C |
|
nA |
1 |
|
|
1 |
|
1 |
|
|
1 |
nC |
|
|
nD |
D |
nD |
|
На выходе: nD.
Если все элементы объединены, т.е. на всех 16-ти единица – на выходе единица. (нет X-ов).