16.Асинхронные и синхронные триггерные схемы. Двухступенчатые триггерные схемы.
Триггер - основа функциональных узлов последовательного типа
Триггером называется устройство с двумя устойчивыми состояниями. Триггеры представляют собой простейшие последовательностные устройства и широко используются в электронных устройствах различного назначения как в виде самостоятельных узлов, так и в качестве элементов для построения более сложных цифровых устройств (счетчиков, регистров, запоминающих устройств).
Асинхронный триггер – триггер, состояние которого определяется в каждый момент времени состоянием входов, т.е изменения входного сигнала непосредственно передаются на выход триггера
С
&
&
&
&
С
С
инхронный
RS
–триггер
О
дноступенчатый
синхронный триггер.
Одноступенчатый синхронный RS триггер состоит из 2 частей – комбинационной схемы и запоминающей ячейки. КС представлена элементами D1 и D2, запоминающая ячейка (в дальнейшем ЗЯ) элментами D3 и D4.
Двухступенчатые синхронный триггер.
Двухступенчатые синхронные триггеры обозначаются «ТТ» . Это триггеры типа «Master-Slave» или MS-триггеры.
При С=0 прием входной информации в первую ступень закрыт, а поскольку на синхронизирующий вход второй ступени благодаря инвертору поступает 1, то приём информации во вторую ступень открыт. Вторая ступень принимает информацию, хранимую в первой ступени триггера.
При С=1 первая ступень открыта, а вторая закрыта. Информация, находящаяся на логических входах двухступенчатого триггера принимается в первую ступень.
Двухступенчатые триггер.
Д
вухступенчатые
синхронные триггеры обозначаются «ТТ»
. Это триггеры типа «Master-Slave»
или MS-триггеры.
Пример: двухступенчатый Т-триггер.
Достоинством двухступенчатого триггера является то что нет ограничения сверх на длительность импульса (как в одноступенчатых триггерах)
Недостаток: то что он более медленный чем одноступенчатый.
Для улучшения временных характеристик двухступенчатые триггеры делают с динамическим управлением, т.е. такие триггеры работают по перепаду сигнала С (синхроимпульс).
17. Схемы триггеров со статическим и динамическим управлением.
Входная информация в рассматриваемых триггерах принимается только тогда, когда значение СИ соответствует единице, т.е. в течение всей длительности СИ. Это означает, что при С = 1 переключения сигналов на логических входах вызывает изменение состояния триггера, т.е. выхода Q. Поэтому информацию на логических входах триггера, как правило, меняют при С = 0.
RS-триггер
Синхронный RS-триггер со статическим управлением записью реализуется подключением двух элементов И-НЕ к ЗЯ (рис. 3.3). Смена сигналов на логических входах R и S разрешена между СИ. Временная диаграмма работы этого триггера приведена на рис. 3.4.
Рис. 3.3. Синхронный RS-триггер со статическим управлением записью, его условное графическое обозначение и таблица переходов
Рис.3.4. Временная диаграмма работы синхронного RS-триггера со статическим управлением записью
Схема синхронного RS-триггера
с дополнительными инверсными асинхронными
входами
и
(входами предварительной установки
триггера в 0 или 1) на элементах 2-2И-2ИЛИ-НЕ
показана на рис. 3.5.
Рис.
3.5. Синхронный RS-триггер
со статическим управлением записью и
асинхронными входами
и
и его условное графическое обозначение
D-триггер
На практике наибольшее распространение получила схема синхронного D-триггера со статическим управлением записью. D-триггер имеет один логический вход D (Delay - задержка), состояние которого с каждым СИ передается на выход, т.е. выходные сигналы представляют собой задержанные входные сигналы. Схему D-триггера можно получить из RS-триггера, если на вход R подать инвертированный сигнал входа S. Однако целесообразно использовать для инвертирования уже имеющиеся элементы (рис. 3.6).
Рис. 3.6. Синхронный D-триггер со статическим управлением записью (пунктиром показан вход V для DV-триггера):
а) логическая схема; б) условное графическое обозначение D-триггера и его таблица переходов; в) условное графическое обозначение DV-триггера и его таблица переходов
DV-триггер
Если к D-триггеру добавить еще один вход V (Vorentscheidung - предварительное разрешение) для блокирования СИ (пунктирная линия на рис 3.6), то получим синхронный DV-триггер со статическим управлением записью. Легко заметить, что входы С и V можно поменять местами без нарушения логики работы триггера.