1. 11.2 Запоминающие устройства – триггеры

Триггер – электронное импульсное устройство с двумя устойчивыми состояниями (единичным и нулевым), в которые она может скачком переходить под воздействием внешнего сигнала.

Состояние устойчивого равновесия характеризуется тем, что после слабого внешнего воздействия устройство возвращается в исходное состояние, т. е. токи и напряжения принимают исходные значения в отличие от состояния неустойчивого равновесия, при котором слабое внешнее воздействие нарушает его. Для перехода триггера из одного устойчивого состояния в другое необходимо, чтобы входной сигнал превысил пороговое значение.

Триггеры реализуют на основе логических элементов и выпускают в виде интегральных микросхем, которые используются в вычислительной технике для организации компонентов вычислительных систем: в процессорах, регистрах, счетчиках импульсов и оперативно-запоминающих устройствах (ОЗУ).

В интервале между переключающими сигналами состояние триггера не меняется: триггер «запоминает» поступление сигна­лов, отражая это величиной потенциала на выходе, поэтому его используют и как элемент памяти. При лавинообразных переключениях на выходе триггера формируются прямоугольные импульсы с крутыми фронтами, что по­зволяет использовать триггер для формирования прямоугольных импульсов из напряжения другой формы (например, синусои­дальной). Два последовательных переключений триггера на выходе формирует один импульс: триггер можно использовать и как делитель частоты переключающих сигналов с коэффициентом, равным двум.

Триггеры классифицируются по следующим признакам: способу приема информации; принципу построения и функциональным возможностям.

1. По способу приема информации различают синхронные, асинхронные и смешанные триггерные схемы.

Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего тактирующего импульса на входе синхронизации. Синхронные триггеры в свою очередь подразделяются на триггеры со статическим и динамическим управлением по входу синхронизации. Статические триггеры воспринимают информационные сигналы при подаче на вход синхронизации логической единицы или логического нуля. Динамические триггеры воспринимают информационные сигналы при изменении сигнала на входе синхронизации от «0» к «1» или от «1» к «0».

2. По структурному построению статические триггеры подразделяют на одноступенчатые (однотактные), двухступенчатые (двухтактные) и триггеры с динамическим управлением. В одноступенчатом триггере имеется одна ступень запоминания информации, в двухступенчатом – две, где информация вначале записывается в первую ступень, а затем переписывается во вторую и появляется на выходе.

3. По функциональным возможностям триггеры разделяют на следующие классы: с раздельной установкой состояния «0» и «1» (RS- триггеры); универсальные (JK- триггеры); с приемом информации по одному входу (D- триггеры, или триггеры задержки); со счетным входом (T- триггеры). Из названий триггеров можно определить количество входов. Так у D- триггера всего один вход D, а у JK – два входа J и K. Если триггер является синхронным – добавляется вход синхронизации С.

Каждый тип триггера имеет собственную таблицу истинности, в которой указывается влияние различных значений на входах триггера на его выходное состояние, которое обозначают буквой Q. Индекс возле буквы означает состояние до подачи сигнала (t) или после подачи сигнала (t+1).

Входы триггеров обозначают следующим образом: S (Set, установить) – вход в RS- триггере, на который подается сигнал и устанавливает триггер в состояние «1»; R ( Reset, сброс) – вход в RS- триггере, на который подается сигнал, переводящий триггер в состояние «0»; J ( Jump, прыжок) – вход в JK- триггер; К (Kill, прибить) – вход в JK- триггере; Т (Toggles, переключить) – счетный вход в Т- триггере; С (Clock, время) вход синхронизирующего сигнала (при тактировании по фронту он обозначается стрелкой: стрелка внутрь – тактирование по переднему фронту, наружу – по заднему); D (Delay, задержка) – вход в D- триггере; Е или EN (Enable, разрешить) – дополнительный асинхронный управляющий вход для разрешения приема информации.

Входы J, K, T всегда синхронные, т. е. тактируются по синхронизирующему сигналу на входе С. В конкретном триггере имеются только некоторые из перечисленных входных линий. Входы, на которые подаются запускающие импульсы, называются установочными (или управляющими).

Рассмотрим принцип действия RS-триггера, который может быть реализован на основе логических элементов И-НЕ или ИЛИ-НЕ (рисунок 11.7).

S

Рисунок 11.7 – Структурная схема RS- триггера (а), схема реализации

асинхронного RS - триггера (б) на базе двух элементов 2ИЛИ-НЕ,

временная диаграмма (в) и таблица истинности (г)

В структуре из двух таких элементов можно обеспечить по­ложительную обратную связь, соединив вход одного элемента с выходом другого. RS-триггер имеет два выхода: прямой () и инверсный () и два входа:S – установки и R – сброса. Такой триггер является асинхронным RS-триггером и применяется как само­стоятельно, а также в качестве запоминающей ячейки в составе более сложных интегральных триггеров.

RS- триггер сохраняет свое предыдущее состояние при нулевых входах, и меняет свое выходное состояние при подаче на один из его входов единицы. При подаче единицы на вход S выходное состояние становится равным логической единице, а при подаче единицы на вход R выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, является запрещенным.

Переключающим сигналом для рассматриваемого триггера является логическая «1», а также то, что вход S (установка триггера в состояние Q=1) должен быть связан с элементом, выход которого принят за . Пусть триггер (рисунок 11.7,б) находится в состоянии «0» (Q=0, =1), а на входах действуют сигналыS=0, R=0. Для его переключения в состояние Q=1 подадим на входы комбинацию S=1, R=0. Тогда на выходе элемента Э2 установится логический «0», на входах элемента Э1 будут одновременно присутствовать логические «0», а на выходе Q установится логическая «1» –триггер переключается в новое состояние (Q=1, =0). Для переключения его из этого состояния на входы должна поступить комбинацияS=0, R=1. После этого на выходе Q будет логический «0», а на входах элемента Э2 одновременно окажутся логические «0» и его выход примет потенциал, соответствующий =1, – триггер переключается в состояниеQ=0, =1.

На рисунке 11.7, в приведена идеализированная временная диаграмма RS-триггера, на которой время переключения триггера принято нулю. Предпола­гается, что до момента t₁: S=0, R=0, и триггер находится в состоянии Q=0. В момент t₁ комбинация S=1, R=0 пере­ключает триггер в состояние Q=1. При t₂ на входах уста­навливается сочетание S=0, R=0, при котором состояние триггера сохраняется прежним. Комбинация S=1, R=0, появляющаяся в момент t₃, и комбинация S=0, R=0 в момент t₄ изменений не вносят и Q=1. Только в t₅ сочетание S=0, R=1 вызывает переключение триггера в состояние Q=0, а последующие изменения логической переменной на входе R состоя­ния триггера не меняют. Следующее переключение происходит в момент t₆ при поступлении на входы комбинации S=1, R=0.

На входы устройства сигналы не всегда поступают одновременно, так как перед этим они могут про­ходить через разное число элементов, не обладающих одинаковой задержкой. В результате в течение некоторого времени на входах создается непредвиденная ситуация: новые значения од­них сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию устройства. Указанные последствия устраняются применением тактируемого триггера, который кроме информационных входов, имеет синхронизирующий вход; сигналы на информационных входах воздействуют на такой триггер только с поступлением сигнала на его синхронизирующий вход.

JK- триггер (рисунок 11.8, б) работает аналогично RS- триггеру, но с одним исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J аналогичен входу S, а вход K аналогичен входу R у RS- триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице, а при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK- триггер не имеет запрещенных состояний на основных входах. На практике применяются только синхронные JK- триггеры, т. е. состояния основных входов J и K учитываются только в момент тактирования, например, по переднему фронту импульса на входе синхронизации. На практике часто встречаются двухступенчатые JK-триггеры, что отражается в их условном обозначении ТТ, с прямыми или инверсными установочными входами R и S (рисунок 11.8, в). Изменение состояния триггера происходит в течение времени действия его заднего фронта.

D - триггер запоминает состояние входа и выдает его на выход (рисунок 11.8, а). D- триггеры имеют два входа: информационный D и синхронизации С. Сохранение информации в D- триггерах происходит в момент прихода активного фронта на вход С. Так как информация на выходе остается неизменной до прихода очередного импульса синхронизации, D- триггер называют также триггером с запоминанием информации или триггером- защелкой. D- триггер можно образовать из любых RS- или JK- триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

Рисунок 11.8 – Структурные схемы триггеров:

а – D-триггер; б –JK-триггер; в – двухтупенчатый JK-триггер

Т- триггер (счетный триггер) отличается тем, что он переключается с поступлением каждого импульса на тактовом входе, который в нем называется счетным. Т- триггер может строиться на базе JK-триггера, где он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической «1» т. е. объединив входы J и K. Наличие в D- триггере динамического С входа позволяет получить и на его основе Т- триггер, когда вход D соединяется с инверсным выходом, а на вход С подаются счетные импульсы. В результате триггер при каждом счетном импульсе запоминает значение Q, т. е. переключается в противоположное состояние. Т- триггер применяют в счетчиках числа импульсов, для понижения частоты в два раза, при этом на Т вход подают единицу, а на С – сигнал с частотой, которая и будет поделена.

Триггер Шмита содержит два инвертора, охваченных положительной обратной связью, за счет чего состояние выхода схемы изменяется лавинообразно. На выходе инвертора потенциал с логического «0» на «1» изменяется при большей величине входного напряжения, чем с «1» на «0», поэтому схема (рисунок 11.9) обладает гистерезисом, что позволяет использовать ее в качестве формирователя прямоугольных импульсов из входных синусоидальных. Данный триггер имеет по одному входу и выходу и не обладает свойствами запоминающего элемента.

Рисунок 11.9 – Схема реализации триггера Шмитта (а), его структурная схема (б) и временная диаграмма (в)

Логические автоматы с памятью – устройства, логические значения, на выходах которых определяются как совокупность логических значений на входах в данный момент, так и состоянием автомата по результатам его предшествующей работы. Запоминание предшествующих состояний обычно выполняется при помощи триггеров. Примерами логических автоматов с памятью являются счётчики импульсов и регистры.