§16.Микросхема 80130
Микросхема 80130 специально разработана для поддержки операционной системы iRMX 86. Она применяется вместе с микропроцессорами 8086/8088, работающими в максимальном режиме, и вместе с ЦП образует то, что фирма Intel называет процессором операционной системы (OSP). Внутренняя архитектура микросхемы 80130 представлена на рис. 16.1. Главной компонентой является ПЗУ емкостью 16К байт, в котором находится код, необходимый для 35 системных вызовов iRMX 86. Системные вызовы реализуются программными прерываниями, поэтому указатели прерываний в младших адресах памяти необходимо инициализировать для адресации соответствующих областей в ПЗУ. Кроме ПЗУ, в микросхеме 80130 имеется логика управления прерываниями, которая очень похожа на контроллер 8259А и может обрабатывать до семи внешних прерываний. Предусмотрены схемы синхронизации, формирующие временные интервалы, определяемые в приказе SLEEP и других приказах, а также схемы, программирующие скорость передачи. Наконец, на кристалле размещена вся необходимая логика управления и буферирования шины. Логику прерывания можно каскадировать с ведомыми контроллерами 8259А, образуя систему, обеспечивающую обработку до 56 прерываний.
Рис. 16.2 показывает разводку контактов микросхемы 80130, а рис. 16.3 -ее подключение в типичной системе. Отметим, что микросхема 80130 находится со стороны ЦП относительно логики управления шиной и поэтому должна дешифрировать сигналы состояния S2-S0.
Рис.16.1. Внутренняя архитектура микросхемы 80130.
Она выдает три сигнала синхронизации: сигнал системной синхронизации SYSTICK, задержанный сигнал синхронизации (который пока не используется) и выход скорости передачи в бодах BAUD. Один из имеющихся восьми входов запросов прерываний применяется для системной синхронизации и подключается к SYSTICK;
для восприятия запросов прерываний остается семь входов. Выход LIR предназначен для программного управления локальной ведомой системой прерываний. О наличии запроса прерывания микросхема 80130 сигнализирует 8086/8088 по выходу INT и фиксирует подтверждение, когда на всех трех линиях состояния S2-SO имеются низкие уровни.
Для доступа к памяти и регистрам ввода-вывода микросхемы 80130 в логику дешифрирования адреса подается шина адреса (включая сигнал ВНЕ). Так как регистры, относящиеся к логике управления прерываниями и синхронизации, находятся в адресном пространстве ввода-вывода, а ПЗУ - в адресном пространстве памяти, логика дешифрирования формирует два сигна-па выбора кристалла, которые подаются на входы IOCS и MEMCS.
Рис. 16.2. Разводка контактов корпусов процессоров 80130 и 8086/8088
Сигнал АСК= 0, когда осуществляется доступ к ресурсу микросхемы 80130, и объединяется по И с сигналом DEN для управления приемопередатчиками данных 8286. Чтобы передать данные в или из регистров ввода-вывода микросхемы 80130 или в ее ПЗУ, линии AD15-ADO от процессора 8086 (или линии AD7-ADO от процессора 8088) подключены прямо на контакты AD15-ADO (AD7-ADO) микросхемы 80130.
Хотя на рис. 16.3 не показан процессор 8087, его легко ввести в систему. По существу, таким образом можно улучшить имеющуюся систему на базе микропроцессоров 8086/8088 в максимальном режиме. Кроме того, схемы с процессором ввода-вывода 8089 возможно трансформировать для включения микросхемы 80130.
Рис. 16.3. Типичная конфигурация микросхемы 80130 с процессором операционной системы