§24.3.2. Управляющая память к587рп1.
Представляет собой автономный асинхронный модуль обработки цифровой информации, применяемой для построения блоков микропрограммного управления различной информационной емкости, различной разрядности микрокоманд. В автономном режиме может служить для построения преобразователей и генераторов различных кодов, а также для простейших схем цифрового управления.
Структура устройства К587РП1 включает в себя следующие функциональные блоки (рис. 24.3,а): постоянную память типа «программируемая логическая матрица» ПЛМ и программируемый слой инверторов ПСИ; входные регистры Рг/(0—13) и Рг2(0—3); регистр следующего адреса РгСЛ(0—5); выходной регистр микрокоманды РгМК; блок синхронизации БС; схемы обмена информацией СО/ и С02; регистр управления РгУ(О-З).
Постоянная память типа ПЛМ хранит и считывает микрокоманды. Программируемый слой инверторов ПСИ расширяет логические возможности УП. Первая подматрица ПЛМ1 эквивалентна 64 24-входовым схемам И — НЕ, вторая подматрица ПЛМ2 — 24 64-входовым схемам И—НЕ. Связи в подматрицах («кодировка» подматриц и слоя инверторов) должны программироваться заказчиком и записываться в процессе технологического изготовления.
Режим работы ПЛМ задается сигналом СТРОБ на внутренней магистрали, который формируется блоком синхронизации БС. Уровень «О» определяет режим чтения информации микрокоманды из ПЛМ, а уровень «I» — режим сброса матрицы, т. е. подготовки схемы к формированию следующей микрокоманды.
На выбранном логическом произведении (выходы 1— 64 ПЛМ1) по окончании сигнала СТРОБ ПЛМ должен храниться уровень «О», который включает в себя закодированные в ПЛМ2 р-канальные транзисторы. На выходах ПЛМ2 должна появиться микрокоманда, содержащая уровень «I» в тех разрядах, где р-канальные транзисторы закодированы, и уровень «О» в разрядах, где не закодированы. Микрокоманда через программируемый слой инверторов поступает на регистры микрокоманд РгМК, управления РгУ и регистр следующего адреса РгСА.
Рис. 24.3. Схема управляющей памяти К587РП1 (а) и ее условное обозначение (б)
Входные регистры Pel, Рг2 предназначены для приема и хранения поступающей извне информации. Необходимость смены информации в Рг1, Рг2 должна определяться содержимым определенных триггеров в регистре управления РгУ. Записью информации в Pel и Рг2 управляют схемы обмена СО1 и С02.
Регистр следующего адреса РгСА хранит внутреннюю часть адреса следующей микрокоманды (следующего адреса), а регистр микрокоманды РгМК. — код выходной микрокоманды.
Блок синхронизации БС формирует сигналы: начала и окончания выдачи микрокоманд, управления регистрами РгСА, РгУ и схемами обмена СО; на внешних выводах синхросигналов Ф^ («Синхронизация) и КК («Конец команды»). Режим работы БС необходимо задавать сигналами, поступающими извне на вход Ф) («Исполнено»). Схемы обмена информацией СО/ и С02 организуют асинхронный прием информации в Рг1 и Рг2. При поступлении сигналов с соответствующих для Рг1 или Рг2 выходов РгУ схемы обмена информации переходят в состояние готовности приема информации. Если на входах KIB и (или) К2В появляется сигнал, сопровождающий выданную информацию, схема обмена вырабатывает сигнал, стро-бирующий прием информации в Pel и (или) Рг2, и ответные сигналы на выходах К.1П и (или) К.2П свидетельствующие об окончании приема информации. Сигналы К.} В и К2В при приеме информации в ИС УП следует передать из другого устройства минимум через t ^ЭгЗОО нс после выдачи из микросхем УП сигналов К.1П и К.2П. Соответственно неизменной должна оставаться входная информация по каналам К1 или К.2.
Регистр управления РгУ хранит коды признаков режима внутренних схем.