- •Цифровые эвм
- •§1.2 Структуры типичных микроЭвм
- •§1.3 Архитектура микро- и мини – эвм
- •§1.4 Архитектура эвм
- •§1.5 Ортогональность архитектуры микропроцессоров.
- •§2. Микропрограммные устройства управления §2.1 Структура микропрограммных устройств
- •§2.2 Способы записи микропрограмм
- •1) Гса должна содержать одну начальную, одну конечную вершину и конечное множество операторных и условных вершин;
- •2) Каждый выход гса соединяется только с одним входом;
- •3) Входы и выходы различных вершин соединяются дугами, направленными от выхода к входу;
- •4) Для любой вершины гса существует, по крайней мере, один путь из этой вершины к конечной вершине, проходящей через операторные и условные вершины в направлении соединяющих их дуг;
- •§2.3 Микропрограммный принцип управления операциями
- •1) Определение формата операционной части мк;
- •2) Синтез формата адресной части мк;
- •3) Синтез структурной схемы автомата;
- •4) Построение карты программирования пзу или плм.
- •§2.4 Синтез мпа с использованием “жёсткой” логики
- •2. Прибавить к содержимому сумматора первое частичное произведение.
- •3. К содержимому сумматора прибавить сдвинутое на разряд вправо второе частичное произведение.
- •4. Далее аналогично прибавить третье, четвертое и последующие частичные произведения.
- •§2.5 Выбор схемы операционного устройства
- •1) Два регистра (регистр множимого rg2 и регистр множителя rg1);
- •2) Сумматор (5м);
- •3) Счетчик (ст) для подсчета числа суммирований. На рис. 2.9 показаны обозначения этих узлов на схемах.
- •§3. Запоминающие устройства §3.1 Запоминающие устройства и их назначение
- •§3.2Классификация и основные характеристики полупроводниковых зу
- •§3.3 Статические озу
- •§3.4 Динамические озу
- •§3.5 Память на пзс
- •§3.7 Функциональные схемы озу
- •§3.8 Функциональные схемы пзу и ппзу
- •§3.9 Организация многокристальной памяти
- •§3.10 Программирование пзу
- •§3.11 Программируемые логические матрицы
- •§4. Процессоры и микропроцессоры §4.1Классификация микропроцессоров
- •§5.Сравнение архитектур микропроцессоров
- •§5.1 Архитектуры микропроцессоров.
- •§5.2 Ортогональность архитектуры микропроцессоров.
- •§5.3 Основные принципы построения устройств обработки цифровой информации
- •Существует два основных типа управляющих автоматов:
- •1) Управляющий автомат с жесткой логикой.
- •2) Управляющий автомат с хранимой в памяти логикой.
- •§5.4 Принципы организации арифметико – логических устройств.
- •§5.5 Классификация алу
- •1) Для чисел с фиксированной запятой;
- •2) Для чисел с плавающей запятой;
- •3) Для десятичных чисел.
- •§5.6 Структура и формат команд. Кодирование команд.
- •1) Команды арифметических операций для чисел с фиксированной и плавающей запятой;
- •§6.Проектирование микро - эвм
- •§6.1.Функциональные блоки и организация управления в микро - эвм §6.1.1Общие сведения
- •§6.1.2. Структура операционного устройства
- •§6.1.3. Структура устройства управления
- •1. Безусловный переход из адреса Ai по адресу Aj определенному одним из способов адресации (рис. 6.7,а).
- •Однокристальные эвм §7.Описание микроконтроллеров 8051, 8052 и 80c51 §7.1 Вступление
- •§7.2Специальные функциональные регистры
- •§7.3 Структура и работа портов
- •§7.3.1 Конфигурации ввода-вывода
- •§7.3.2 Запись в порт
- •§7.3.3 Загрузка и согласование портов.
- •§7.3.4 Особенность чтения-модификации-записи
- •§7.4.Доступ к внешней памяти
- •§7.5 Таймер/счетчик
- •Таймер 0 и Таймер 1
- •Режим 0 (mode 0)
- •М1 м0 Режим
- •§7.5 Последовательный интерфейс
- •§7.5.1 Многопроцессорные связи
- •§7.5.2 Управляющий регистр последовательного порта
- •§7.5.4 Скорость приема/передачи
- •§7.5.5Использование таймера 1 для задания скорости приема/передачи
- •Дополнительные сведения о режиме 0
- •Дополнительные сведения о режиме 1
- •Дополнительные сведения о режимах 2 и 3
- •Прерывания
- •§7.6 Структура уровней приоритета
- •Перехват прерываний
- •Внешние прерывания
- •Время отклика
- •Одношаговые операции
- •Версии микросхем с сппзу
- •Две схемы блокировки программной памяти
- •Защита пзу
- •Внутричиповые осцилляторы
- •Осцилляторах mcs-51
- •Внутренняя синхронизация
- •§8.1.Введение
- •§8.2. Обзор характеристик
- •Отличия pic16c84 от pic16c5x
- •Mаркировка при заказе
- •Разводка ножек
- •Прямая адресация.
- •Проблемы с таймером
- •Регистр статуса
- •Программные флаги статуса
- •Аппаратные флаги статуса
- •Организация встроенного пзу
- •Pc и адресация пзу
- •Стек и возвраты из подпрограмм
- •Данные в eeprom
- •Управление eeprom
- •Организация прерываний
- •Регистр запросов и масок
- •Внешнее прерывание
- •Прерывание от rtcc
- •Прерывание от порта rb
- •Прерывание от eeprom
- •Обзор регистров/портов
- •2) Прочитать порт в. Это завершит состояние сравнения.
- •Проблемы с портами
- •Обзор команд и обозначения
- •Условия сброса
- •Алгоритм сброса при вал. Питания
- •Watch Dog таймер
- •Типы генераторов.
- •Генератор на кварцах
- •Rc генератор.
- •Внешнее возбуждение. Регистр option
- •Подключения делителя частоты
- •1. Movlw b`xx0x0xxx` ;выбрать внутреннюю синхронизацию и новое
- •Конфигурационное слово
- •01 Xt генератор
- •10 Hs генератор
- •11 Rc генератор
- •Индивидуальная метка
- •Защита программ от считывания
- •1) Запрограммируйте и проверьте работу исправного кристалла.
- •2) Установите защиту кода программы и считайте содержимое программной памяти в файл-эталон.
- •3) Проверяйте любой защищенный кристалл путем сравнения его программной памяти с содержимым этого эталона.
- •Режим пониженного энергопотребления.
- •1. Внешний сброс - импульс низкого уровня на ножке /mclr.
- •2. Сброс при срабатывании wdt(если он разрешен)
- •3. Прерывания. (Прерывание с ножки int, прерывание при изменении порта b, прерывание при завершении записи данных eeprom).
- •Максимальные значения электрических параметров
- •1. Полная рассеиваемая мощность не должна превышать 800 мВт для каждого корпуса. Рассеиваемая мощность вычисляется по следующей формуле:
- •Скоростные характеристики:
- •§8.3. Что такое pic ?....
- •Hабор регистров pic
- •Регистр косвенной адресации ind0
- •Регистры общего назначения
- •Сторожевой таймер wdt
- •Тактовый геhератор
- •Xt кварцевый резонатор
- •От теории - к практике...
- •Initb equ b'00000000' ; ; Рабочая секция ; ; начало исполняемого кода
- •Пример программы
- •Ассемблироваhие
- •Программироваhие
- •Набор команд pic
- •Incf scratch,0 ;увеличить scratch на 1
- •Iorwf dataport,1 ;установить биты в поpте b по маске w
- •Iorlw 09h ;установить 0-й и 3-й биты Светодиоды покажут 00011001.
- •Xorlw b'11111111' ;пpоинвеpтиpовать w Светодиоды покажут 11011111.
- •Comf scratch,0 ;инвеpтиpовать scratch Светодиоды покажут 10101010.
- •Специальные команды
- •§9.Введение вAdsp §9.1. Обзор
- •§9.2. Функциональные устройства
- •§9.3. Интерфейс системы и памяти
- •§9.4. Набор команд
- •§9.5. Рабочие характеристики цифровых сигнальных процессоров
- •§9.6. Базовая архитектура
- •§9.7. Вычислительные устройства
- •§9.8. Генераторы адреса и программный автомат
- •§9.9. Шины
- •§9.10. Другие устройства на кристалле
- •§9.11. Последовательные порты
- •§9.12. Таймер
- •§9.13. Порт интерфейса хост-машины (adsp-2111, adsp-2171, adsp-21msp5x)
- •§9.14. Порты прямого доступа к памяти (adsp-2181)
- •§9.15. Аналоговый интерфейс
- •§9.16. Система программно – аппаратных средств отладки процессоров семействаAdsp - 2100
- •§9.17. Генераторы адреса и программный автомат
- •§10Вычислительные устройства §10.1. Обзор
- •Последовательности двоичных символов
- •Беззнаковый формат
- •Знаковые числа в дополнительном коде
- •§10.2. Арифметико – логическое устройство (алу)
- •Блок-схема алу
- •Стандартные функции
- •Регистры ввода/вывода алу
- •Возможность операций с повышенной точностью
- •Режим насыщения алу
- •Режим фиксации переполнения алу
- •Деление
- •§10.3. Умножитель – накопитель (умножитель)
- •Арифметические операции умножителя
- •Арифметические операции устройства сдвига
- •Операции умножителя-накопителя
- •X*y Умножение операндов х и y
- •Форматы ввода данных
- •Регистры ввода/вывода умножителя-накопителя
- •§10.4. Устройство циклического сдвига
- •Денормализация
- •Нормализация
- •§11. Управление программой
- •§11.1. Обзор
- •§11.2. Программный автомат
- •§11.3 Команды управления программой
- •§11.4. Контроллер прерываний
- •§11.5. Условные команды
- •§12. Дополнительное аппаратное обеспечение §12.1. Обзор
- •§12.2. Начальная загрузка через хост – машину с использованием процедур запроса и предоставления шины
- •1) Для перезапуска процессора семейства adsp-2100 pb8 устанавливается низким.
- •§12.4. Сопряжение последовательного порта с цап
- •§12.5. Сопряжение последовательного порта с ацп
- •§12.6. Сопряжение последовательного порта с другим последовательным портом
- •§12.7. Сопряжение микрокомпьютера 80с51 с портом интерфейса хост – машины
- •§12.8. Обзор
- •§13. Программное обеспечение §13.1. Процесс отладки системы
- •§14. Система команд мп типа к580ик80
- •§14.1 Способы адресации мп
- •§14.2 Команды мп
- •§14.3 Пояснения к некоторым командам
- •§15. Архитектура микропроцессора z-80
- •§15.1 Назначение выводов
- •§15.2 Логическая организацияZ80
- •Устройство управления.
- •Регистры пользователя (основные регистры).
- •Регистровая пара hl.
- •Набор альтернативных регистров.
- •Арифметико-логическое устройство (алу).
- •§15.3 Система команд микропроцессора z – 80. Команды и данные.
- •3. Двухбайтовый адрес (addv).
- •4. Однобайтовая константа смещения.
- •Группа команд
- •Группа 1. Команда «нет операции»
- •Группа 2. Команды загрузки регистра константами.
- •Группа 4.Команды загрузки регистров из памяти.
- •Группа 5.Команды записи в память содержимого регистра или константы.
- •Группа 6.Команды сложения.
- •Группа 7.Команды вычитания.
- •Группа 8.Команды сравнения.
- •Подгруппа b. Команда or.
- •Подгруппа c. Команда xor.
- •Группа 11. Команда стека.
- •2.Адрес addr затем записывается в счетчик команд, и выполняется программа.
- •3.По команде ret осуществляется возврат из программы.
- •§16.Микросхема 80130
- •§17.Микросхема 80186
- •§18.Микросхема 80286
- •Verr — Проверить доступ по считыванию
- •Verw — Проверить доступ по записи
- •Определение состояния цикла шины процессора 80286
- •§19.Микропрцессоры серииiX86 фирмы intel Выбор в программе на Ассемблере типа процессора
- •§19.1. Процессоры 80186 и 80188
- •Новые инструкции
- •Инструкции pusha и popa
- •Инструкции enter и leave
- •Инструкция bound
- •Инструкции ins и outs
- •Расширенные версии инструкций процессора 8086
- •Imul si,10 это просто сокращенная форма инструкции:
- •§19.2. Процессор 80286
- •§19.3. Процессор 80386
- •Новые типы сегментов
- •Новые регистры
- •Новые сегментные регистры
- •Новые режимы адресации
- •Процессор 80386, новые инструкции
- •Проверка битов
- •Просмотр битов
- •Преобразование данных типа dword или qword
- •Сдвиг нескольких слов
- •Условная установка битов
- •Загрузка регистров ss, fs и gs
- •Расширенные инструкции
- •Специальные версии инструкции mov
- •Новые версии инструкций loop и jcxz
- •Новые версии строковых инструкций
- •Инструкция iretd
- •Инструкции pushfd и popfd
- •Инструкции pushad и popad
- •Новые версии инструкции imul
- •Imul ebp,ecx,100000000h а следующая инструкция умножает ecx на ebx, записывая результат в edx:eax:
- •Технический обзор Новое поколение процессоров фирмы intel
- •Pentium процессор. Технические нововведения.
- •Архитектура Pentium процессора
- •Суперскалярная архитектура.
- •Блок предсказания правильного адреса перехода.
- •Высокопроизводительный блок вычислений с плавающей запятой.
- •Расширенная 64-битовая шина данных.
- •Средства разделения памяти на страницы.
- •Определение ошибок и функциональная избыточность.
- •Управление производительностью.
- •§22.Введение в команды mmx.
- •§22.1. Регистры
- •§22.2. Префиксы
- •§22.3.Распаровка (paring).
- •§22.4. Типы данных
- •§22.5. Краткое описание команд
- •§23.Логическая структура микропроцессорной системы на основе комплекта бис секционного микропроцессора §23.1. Комплект бис секционного микропроцессора.
- •§23.2. Бис микропрограммного управления на основе программируемой логической матрицы (плм).
- •§23.3. Комплект бис для построения электронной системы.
- •§24. Обзор секционируемых мпк бис §24.1. Микропроцессорный комплект серии кр1802
- •§24.1.1. Восьмиразрядная микропроцессорная секция (мс) кр1802вс1.
- •§24.1.2. Двухадресная память общего назначения кр1802ир1.
- •§24.1.3. Шестнадцатиразрядный арифметический расширитель кр1802вр1.
- •§24.1.4. Схема обмена информацией (ои) кр1802вв1.
- •§24.1.5. Бис интерфейса (бис и) кр1802вв2.
- •§24.1.6. Сумматор (см) к1802им1.
- •§24.1.7. Км1802врз—умножитель двух 8-разрядных чисел.
- •§24.1.8. Км1802вр4—умножитель двух 12-разрядных чисел.
- •§24.1.9. Км1802вр5—умножитель двух 16-разрядных чисел.
- •§24.2. Микропроцессорный комплект серии к1804
- •§24.2.1. Центральные процессорные элементы к1804вс1 и к1804вс2
- •§24.3. Микропроцессорный комплект серии к587 §24.3.1. Арифметическое устройство к587ик2.
- •§24.3.2. Управляющая память к587рп1.
- •§24.3.3. Устройство обмена информации к587ик1.
- •§24.3.4. Арифметический расширитель к587икз.
- •§24.3.5. Архитектурные особенности построения управляющей микро-эвм на базе мпк серии к587
Время отклика
Значение уровней сигналов INT0# иINT1# инвертируются и передаются во флагиIE0 и IE1 на S5P2 каждого машинного цикла. Аналогичным образом наS5P2 устанавливаются значения флагов таймера 2EXF2 и флагов последовательного портаRI иTI
Флаги TF0 иTF1 устанавливаются на S5P2 циклов, в которых таймеры переполняются.
Если происходит запрос на прерывание и нет причин его блокирования, то следующей выполненной инструкцией будет вызов обрабатывающей процедуры. Сам вызов обрабатывающей процедуры состоит из 2 циклов. Таким образом проходит как минимум 3 полных машинных цикла между внешним запросом на прерывание и началом выполнения первой инструкции обрабатывающей его процедуры (рис. 7.24).
Более длительное время отклика может быть связано с блокировкой прерывания одним из 3 вышеописанных условий. Наибольшая задержка – выполнения RETI – составляет циклов.
Одношаговые операции
Структура прерываний 8051 позволяет производить одношаговое выполнение с минимальной программной нагрузкой. Как было отмечено раньше, система не отреагирует на запрос на прерывание если уже обрабатывается запрос с таким же или более высоким приоритетом. Так же не произойдет реакции пока не выполнится хотя бы одна инструкция после команды RETI. Т.о. если произошел вход в подпрограмму обработки прерывания, повторный вход в нее не может быть выполнен, пока не выполнится следующая инструкция прерванной программы. Один из способов использования этой особенности для одношаговых операций состоит в том, чтобы запрограммировать одно из внешних прерываний (напримерINT0#) на срабатывание по уровню сигнала. Процедура обработки будет завершаться следующим кодом:
JNB P3.2, $ ; Подождать высокого уровняINT0#
JB P3.2, $ ; Теперь подождать низкого
RETI ; вернуться и выполнить следующую инструкцию
Теперь, если уровень сигнала на INT0# (он жеP3.2) станет низким, будет вызвана программа обработки прерывания 0. Эта программа не завершиться, пока на контакте P3.2 не произойдет импульс сигнала (низкий – высокий – низкий уровень). После этого, выполнится инструкцияRETI, одна следующая инструкция основной программы, и снова вызовется подпрограмма обработки прерывания 0. Т.о. управлять ходом основной программы можно подавая импульсы на контактP3.2.
Сброс
Контакт RST микросхемы 8051 управляет ее сбросом и является входом в триггер Шмитта.
Сброс происходит при удержании высокого логического уровня на контакте RST в течение 2 машинных циклов. Процессор реагирует на это генерацией внутреннего сброса (рис. 7.25).
Рисунок 7.25. Временная диаграмма сброса.
Внешний сигнал сброса является асинхронным по-отношению к внутренним часам. Значение на контакте RST проверяется во времяS5P2 каждого машинного цикла. Контактып порта будут сохранять свои текущие значения на протядении 19 периодов осциллятора с момента обнаружения логической 1 на входеRST – это от 19 до 31 периодов осциллятора с момента подачи сигнала наRST.
Пока на RST присутствует «1», наALE иPSEN удерживаются высокие уровни. Как только наRST стал «0», необходимо 1-2 машинных цикла для установкиALE иPSEN. По этой причине другие устройства не могут быть синхронизированы с внутренним отсчетом времени в 8051.
Переброс «0» на контакты ALE иPSEN во время сброса может перевести устройство в неопределенное состояние.
Алгоритм внутреннего сброса прописывает «0» во все СФР за исключением регистров портов, указателя стека и SBUF. Регистры портов инициализируются значениемFFH, указатель стека – 07H, значениеSBUF – неопределенное (см. табл. 7.3).
На внутреннее ОЗУ сброс влияния не оказывает. Значение содержимого ОЗУ привключении также неопределенное.
Сброс при включении питания
У HMOS-устройств при включенномVcc автоматический сброс при включении питания можно организовать путем подсоединения контактаRST кVcc через конденсатор 10мкФ и кVss через резистор 8,2 кОм (рис. 7.26). ДляCHMOS-устройств наличие резистора не обязательно, т.к. они уже имеют внутреннюю нагрузку на выводеRST, а емкость конденсатора можно снизить до 1мкФ.
При подаче питания, схема, приведенная на рис. 7.26 будет удерживать высокий уровень на выводе RST в течение времени, которое зависит от емкости конденсатора (скорости его зарядки). Для корректного сброса, высокий уровень необходимо удерживать до запуска осциллятора + два машинных цикла.
Таблица 7.3. Загружаемые значения в СФР
СФР |
Загружаемое значение |
PC |
0000H |
ACC |
00H |
B |
00H |
PSW |
00H |
SP |
07H |
DPTR |
0000H |
P0-P3 |
FFH |
IP(8051) |
XXX00000B |
IP(8052) |
XX000000B |
IE(8051) |
0XX00000B |
IE(8052) |
0X000000B |
TMOD |
00H |
TCON |
00H |
TH0 |
00H |
TL0 |
00H |
TH1 |
00H |
TL1 |
00H |
TH2(8052) |
00H |
TL2(8052) |
00H |
RCAP2H(8052) |
00H |
RCAP2L(8052) |
00H |
SCON |
00H |
SBUF |
НЕОПРЕДЕЛЕНО |
PCON(HMOS) |
0XXXXXXXB |
PCON(CHMOS) |
0XXX0000B |
Рисунок 7.26. Питание в схеме сброса.
При подаче питания, значение Vcc нарастает в течение примерно 10 мс. Время запуска осциллятора зависит от его частоты: для 10МГц кристалла оно составляет 1 мс, для 1МГц – 10 мс.
В приведенной на рис. 7.26 схеме, резкой спад Vcc до 0 приведет к появлению на выводеRST отрицательного напряжения, что, тем не менее, не повредит микросхему.
Выводы порта будут находится в неопределенном момтоянии до старта осциллятора и запуска алгоритма сброса, который пропишет в них 1-цы.
Подача питания без корректного сброса может вызвать выполнение инструкций с неопределенного адреса. Это происходит вследствие некорректной инициализации СФР и программного счетчика PC.
Режимы энергосбережения
Для приложений с критичными требованиями к энергопотреблению, CHMOSверсии микроконтроллеров имеют встроенные режимы энергосбережения. Режим выключения питания вHMOS версиях больше не применяется.
Режимы энергосбережения в устройствах CHMOS
CHMOSверсии имеют два режима энергосбережения – режимIdle (холостой) иPower Down (отключения питания). В этих режимах питание подается через Vcc. На рис. 7.27 приведена схема, реализующая эту возможность. В режимеIdle (IDL=1) осциллятор продолжает работать и блок прерываний, последовательный порт и блок таймера продолжают тактироваться, но процессор от тактового сигнала отключен. В режимеPower Down (PD=1) осциллятор останавливается. РежимыIdle иPower Down активируются путем установки соответствующих бит в регистреPCON (по адресу 87H, рис.7.28)
В HMOSверсии в регистреPCON находится только битSMOD. Остальные 4 бита присутствуют только вCHMOS версиях. ПО не должно производить запись 1 в эти биты, т.к. они могут использоваться в последующих версиях.
Режим Idle
Инструкция, выставляющая PCON.0 является последней инструкцией, выполненной до перехода в режим Idle. В этом режиме тактовый сигнал отключен от процессора, но система прерываний, последовательный порт и таймер продолжают функционировать. Процессор оказывается «законсервированным»; указатель стека, программный счетчик (он же счетчик команд),PSW, аккумулятор и другие регистры сохраняют свои значения. Выводы порта удерживают значения, которые были на них до входа в режим Idle. На ALE иPSEN#удерживаются высокие логические уровни.
Существует два способа выйти из режима Idle. Первый из них состоит в том, что срабатывает прерывание. После обработки прерывание, система возвращается в режим Idle.
Рисунок 7.27. Режимы Idle и отключения питания.
SMOD
-
-
-
GF1
GF0
PD
IDL
Символ
Позиция
Значение
SMOD
-
-
-
GF1
GF0
PD
IDL
PCON.7
PCON.6
PCON.5
PCON.4
PCON.3
PCON.2
PCON.1
PCON.0
Бит двойной
частоты. При устеновке в 1 таймер 1
используется для задания скорости,
а последовательный порт работает в
режимах 1,2 или 3.
Зарезервирован.
Зарезервирован.
Зарезервирован.
Битовый флаг
для общих целей.
Битовый флаг
для общих целей.
Бит отключения
питания. Установка этого бита активирует
операцию отключения питания.
Бит ждущего
режима. Установка данного бита
активирует операцию ждущего режима.
Если
одновременно записать единицы в PD иIDL, то работать будет PD.
Исходное состояние PCON–(0ХХХ0000). ВHMOS устройствах
регистр PCON содержит только SMOD.Остальные 4 бита обеспечиваются лишь
вCHMOS устройствах. ПО не должно
использовать эти биты т.к. они могут
использоваться в последующих версиях.
Рисунок 7.28. PCON: регистр управления питанием.
Флаги GF0 иGF1 могут быть использованы для индикации: сработало ли прерывание в режимеIdle или в обычном режиме. Например, инструкция, активирующая режимIdle может выставить один из этих флагов, а обработчик прерывания может этот флаг проверять.
Второй способ выхода из режима Idle – использование сброса. Т.к. осциллятор работает, по-прежнему необходимо 2 машинных цикла до срабатывания сброса.
Сигнал на выводе RST очищает непосредственно битIDL. При этом. Процессор в течение 2 машинных циклов будет продолжать выполнения программы с того места, на котором он остановился при входе в режимIdle. Система будет предупреждать доступ к внутреннему ОЗУ, но доступ к портам будет открытым. Чтобы избежать вывода случайных данных через выводы порта, инструкция, следующая за инструкцией перехода в режимIdle не должна производить операции с памятью и портами.
Режим Power Down
Инструкция, выставляющая PCON.1 является последней инструкцией, выполненной до перехода в режим Power Down. В режимеPower Down осциллятор останавливается, в связи с чем прекращаются все функции.
Таблица 7.4. СППЗУ 8051 и 8052
Название устройства |
СППЗУ версия |
Объем ППЗУ |
Технология |
Напряжение питания |
Время программирования полной матрицы |
8051АН |
8751Н/8751ВН |
4К |
HMOS |
21.0V/12.75V |
4 мин |
80С51ВН |
87С51 |
4К |
CHMOS |
12.75V |
13 сек |
8052АН |
8752ВН |
8К |
HMOS |
12.75V |
26 сек |
Тем не менее, значения в ОЗУ и СФР сохраняются. На выводах портов содержатся значения, содержащиеся в регистрах портов. На ALE иPSEN# удерживаются низкие уровни.
Единственный выход из этого режима для 80C51 – аппаратный сброс. Сброс переопределяет значения всех СФР, но не изменяет внутричиповую память.
В режиме Power Down значениеVcc может быть понижено до 2В. Нужно быть осторожным , чтобы не понизить напряжение питания до перехода в режимPower Down. Операцию сброса не следует проводить до восстановления напряжения питания. Также, сброс необходимо проводить в течение времени не меньшего, чем понадобится для запуска осциллятора (обычно, менее 10 мс).