- •Цифровые эвм
- •§1.2 Структуры типичных микроЭвм
- •§1.3 Архитектура микро- и мини – эвм
- •§1.4 Архитектура эвм
- •§1.5 Ортогональность архитектуры микропроцессоров.
- •§2. Микропрограммные устройства управления §2.1 Структура микропрограммных устройств
- •§2.2 Способы записи микропрограмм
- •1) Гса должна содержать одну начальную, одну конечную вершину и конечное множество операторных и условных вершин;
- •2) Каждый выход гса соединяется только с одним входом;
- •3) Входы и выходы различных вершин соединяются дугами, направленными от выхода к входу;
- •4) Для любой вершины гса существует, по крайней мере, один путь из этой вершины к конечной вершине, проходящей через операторные и условные вершины в направлении соединяющих их дуг;
- •§2.3 Микропрограммный принцип управления операциями
- •1) Определение формата операционной части мк;
- •2) Синтез формата адресной части мк;
- •3) Синтез структурной схемы автомата;
- •4) Построение карты программирования пзу или плм.
- •§2.4 Синтез мпа с использованием “жёсткой” логики
- •2. Прибавить к содержимому сумматора первое частичное произведение.
- •3. К содержимому сумматора прибавить сдвинутое на разряд вправо второе частичное произведение.
- •4. Далее аналогично прибавить третье, четвертое и последующие частичные произведения.
- •§2.5 Выбор схемы операционного устройства
- •1) Два регистра (регистр множимого rg2 и регистр множителя rg1);
- •2) Сумматор (5м);
- •3) Счетчик (ст) для подсчета числа суммирований. На рис. 2.9 показаны обозначения этих узлов на схемах.
- •§3. Запоминающие устройства §3.1 Запоминающие устройства и их назначение
- •§3.2Классификация и основные характеристики полупроводниковых зу
- •§3.3 Статические озу
- •§3.4 Динамические озу
- •§3.5 Память на пзс
- •§3.7 Функциональные схемы озу
- •§3.8 Функциональные схемы пзу и ппзу
- •§3.9 Организация многокристальной памяти
- •§3.10 Программирование пзу
- •§3.11 Программируемые логические матрицы
- •§4. Процессоры и микропроцессоры §4.1Классификация микропроцессоров
- •§5.Сравнение архитектур микропроцессоров
- •§5.1 Архитектуры микропроцессоров.
- •§5.2 Ортогональность архитектуры микропроцессоров.
- •§5.3 Основные принципы построения устройств обработки цифровой информации
- •Существует два основных типа управляющих автоматов:
- •1) Управляющий автомат с жесткой логикой.
- •2) Управляющий автомат с хранимой в памяти логикой.
- •§5.4 Принципы организации арифметико – логических устройств.
- •§5.5 Классификация алу
- •1) Для чисел с фиксированной запятой;
- •2) Для чисел с плавающей запятой;
- •3) Для десятичных чисел.
- •§5.6 Структура и формат команд. Кодирование команд.
- •1) Команды арифметических операций для чисел с фиксированной и плавающей запятой;
- •§6.Проектирование микро - эвм
- •§6.1.Функциональные блоки и организация управления в микро - эвм §6.1.1Общие сведения
- •§6.1.2. Структура операционного устройства
- •§6.1.3. Структура устройства управления
- •1. Безусловный переход из адреса Ai по адресу Aj определенному одним из способов адресации (рис. 6.7,а).
- •Однокристальные эвм §7.Описание микроконтроллеров 8051, 8052 и 80c51 §7.1 Вступление
- •§7.2Специальные функциональные регистры
- •§7.3 Структура и работа портов
- •§7.3.1 Конфигурации ввода-вывода
- •§7.3.2 Запись в порт
- •§7.3.3 Загрузка и согласование портов.
- •§7.3.4 Особенность чтения-модификации-записи
- •§7.4.Доступ к внешней памяти
- •§7.5 Таймер/счетчик
- •Таймер 0 и Таймер 1
- •Режим 0 (mode 0)
- •М1 м0 Режим
- •§7.5 Последовательный интерфейс
- •§7.5.1 Многопроцессорные связи
- •§7.5.2 Управляющий регистр последовательного порта
- •§7.5.4 Скорость приема/передачи
- •§7.5.5Использование таймера 1 для задания скорости приема/передачи
- •Дополнительные сведения о режиме 0
- •Дополнительные сведения о режиме 1
- •Дополнительные сведения о режимах 2 и 3
- •Прерывания
- •§7.6 Структура уровней приоритета
- •Перехват прерываний
- •Внешние прерывания
- •Время отклика
- •Одношаговые операции
- •Версии микросхем с сппзу
- •Две схемы блокировки программной памяти
- •Защита пзу
- •Внутричиповые осцилляторы
- •Осцилляторах mcs-51
- •Внутренняя синхронизация
- •§8.1.Введение
- •§8.2. Обзор характеристик
- •Отличия pic16c84 от pic16c5x
- •Mаркировка при заказе
- •Разводка ножек
- •Прямая адресация.
- •Проблемы с таймером
- •Регистр статуса
- •Программные флаги статуса
- •Аппаратные флаги статуса
- •Организация встроенного пзу
- •Pc и адресация пзу
- •Стек и возвраты из подпрограмм
- •Данные в eeprom
- •Управление eeprom
- •Организация прерываний
- •Регистр запросов и масок
- •Внешнее прерывание
- •Прерывание от rtcc
- •Прерывание от порта rb
- •Прерывание от eeprom
- •Обзор регистров/портов
- •2) Прочитать порт в. Это завершит состояние сравнения.
- •Проблемы с портами
- •Обзор команд и обозначения
- •Условия сброса
- •Алгоритм сброса при вал. Питания
- •Watch Dog таймер
- •Типы генераторов.
- •Генератор на кварцах
- •Rc генератор.
- •Внешнее возбуждение. Регистр option
- •Подключения делителя частоты
- •1. Movlw b`xx0x0xxx` ;выбрать внутреннюю синхронизацию и новое
- •Конфигурационное слово
- •01 Xt генератор
- •10 Hs генератор
- •11 Rc генератор
- •Индивидуальная метка
- •Защита программ от считывания
- •1) Запрограммируйте и проверьте работу исправного кристалла.
- •2) Установите защиту кода программы и считайте содержимое программной памяти в файл-эталон.
- •3) Проверяйте любой защищенный кристалл путем сравнения его программной памяти с содержимым этого эталона.
- •Режим пониженного энергопотребления.
- •1. Внешний сброс - импульс низкого уровня на ножке /mclr.
- •2. Сброс при срабатывании wdt(если он разрешен)
- •3. Прерывания. (Прерывание с ножки int, прерывание при изменении порта b, прерывание при завершении записи данных eeprom).
- •Максимальные значения электрических параметров
- •1. Полная рассеиваемая мощность не должна превышать 800 мВт для каждого корпуса. Рассеиваемая мощность вычисляется по следующей формуле:
- •Скоростные характеристики:
- •§8.3. Что такое pic ?....
- •Hабор регистров pic
- •Регистр косвенной адресации ind0
- •Регистры общего назначения
- •Сторожевой таймер wdt
- •Тактовый геhератор
- •Xt кварцевый резонатор
- •От теории - к практике...
- •Initb equ b'00000000' ; ; Рабочая секция ; ; начало исполняемого кода
- •Пример программы
- •Ассемблироваhие
- •Программироваhие
- •Набор команд pic
- •Incf scratch,0 ;увеличить scratch на 1
- •Iorwf dataport,1 ;установить биты в поpте b по маске w
- •Iorlw 09h ;установить 0-й и 3-й биты Светодиоды покажут 00011001.
- •Xorlw b'11111111' ;пpоинвеpтиpовать w Светодиоды покажут 11011111.
- •Comf scratch,0 ;инвеpтиpовать scratch Светодиоды покажут 10101010.
- •Специальные команды
- •§9.Введение вAdsp §9.1. Обзор
- •§9.2. Функциональные устройства
- •§9.3. Интерфейс системы и памяти
- •§9.4. Набор команд
- •§9.5. Рабочие характеристики цифровых сигнальных процессоров
- •§9.6. Базовая архитектура
- •§9.7. Вычислительные устройства
- •§9.8. Генераторы адреса и программный автомат
- •§9.9. Шины
- •§9.10. Другие устройства на кристалле
- •§9.11. Последовательные порты
- •§9.12. Таймер
- •§9.13. Порт интерфейса хост-машины (adsp-2111, adsp-2171, adsp-21msp5x)
- •§9.14. Порты прямого доступа к памяти (adsp-2181)
- •§9.15. Аналоговый интерфейс
- •§9.16. Система программно – аппаратных средств отладки процессоров семействаAdsp - 2100
- •§9.17. Генераторы адреса и программный автомат
- •§10Вычислительные устройства §10.1. Обзор
- •Последовательности двоичных символов
- •Беззнаковый формат
- •Знаковые числа в дополнительном коде
- •§10.2. Арифметико – логическое устройство (алу)
- •Блок-схема алу
- •Стандартные функции
- •Регистры ввода/вывода алу
- •Возможность операций с повышенной точностью
- •Режим насыщения алу
- •Режим фиксации переполнения алу
- •Деление
- •§10.3. Умножитель – накопитель (умножитель)
- •Арифметические операции умножителя
- •Арифметические операции устройства сдвига
- •Операции умножителя-накопителя
- •X*y Умножение операндов х и y
- •Форматы ввода данных
- •Регистры ввода/вывода умножителя-накопителя
- •§10.4. Устройство циклического сдвига
- •Денормализация
- •Нормализация
- •§11. Управление программой
- •§11.1. Обзор
- •§11.2. Программный автомат
- •§11.3 Команды управления программой
- •§11.4. Контроллер прерываний
- •§11.5. Условные команды
- •§12. Дополнительное аппаратное обеспечение §12.1. Обзор
- •§12.2. Начальная загрузка через хост – машину с использованием процедур запроса и предоставления шины
- •1) Для перезапуска процессора семейства adsp-2100 pb8 устанавливается низким.
- •§12.4. Сопряжение последовательного порта с цап
- •§12.5. Сопряжение последовательного порта с ацп
- •§12.6. Сопряжение последовательного порта с другим последовательным портом
- •§12.7. Сопряжение микрокомпьютера 80с51 с портом интерфейса хост – машины
- •§12.8. Обзор
- •§13. Программное обеспечение §13.1. Процесс отладки системы
- •§14. Система команд мп типа к580ик80
- •§14.1 Способы адресации мп
- •§14.2 Команды мп
- •§14.3 Пояснения к некоторым командам
- •§15. Архитектура микропроцессора z-80
- •§15.1 Назначение выводов
- •§15.2 Логическая организацияZ80
- •Устройство управления.
- •Регистры пользователя (основные регистры).
- •Регистровая пара hl.
- •Набор альтернативных регистров.
- •Арифметико-логическое устройство (алу).
- •§15.3 Система команд микропроцессора z – 80. Команды и данные.
- •3. Двухбайтовый адрес (addv).
- •4. Однобайтовая константа смещения.
- •Группа команд
- •Группа 1. Команда «нет операции»
- •Группа 2. Команды загрузки регистра константами.
- •Группа 4.Команды загрузки регистров из памяти.
- •Группа 5.Команды записи в память содержимого регистра или константы.
- •Группа 6.Команды сложения.
- •Группа 7.Команды вычитания.
- •Группа 8.Команды сравнения.
- •Подгруппа b. Команда or.
- •Подгруппа c. Команда xor.
- •Группа 11. Команда стека.
- •2.Адрес addr затем записывается в счетчик команд, и выполняется программа.
- •3.По команде ret осуществляется возврат из программы.
- •§16.Микросхема 80130
- •§17.Микросхема 80186
- •§18.Микросхема 80286
- •Verr — Проверить доступ по считыванию
- •Verw — Проверить доступ по записи
- •Определение состояния цикла шины процессора 80286
- •§19.Микропрцессоры серииiX86 фирмы intel Выбор в программе на Ассемблере типа процессора
- •§19.1. Процессоры 80186 и 80188
- •Новые инструкции
- •Инструкции pusha и popa
- •Инструкции enter и leave
- •Инструкция bound
- •Инструкции ins и outs
- •Расширенные версии инструкций процессора 8086
- •Imul si,10 это просто сокращенная форма инструкции:
- •§19.2. Процессор 80286
- •§19.3. Процессор 80386
- •Новые типы сегментов
- •Новые регистры
- •Новые сегментные регистры
- •Новые режимы адресации
- •Процессор 80386, новые инструкции
- •Проверка битов
- •Просмотр битов
- •Преобразование данных типа dword или qword
- •Сдвиг нескольких слов
- •Условная установка битов
- •Загрузка регистров ss, fs и gs
- •Расширенные инструкции
- •Специальные версии инструкции mov
- •Новые версии инструкций loop и jcxz
- •Новые версии строковых инструкций
- •Инструкция iretd
- •Инструкции pushfd и popfd
- •Инструкции pushad и popad
- •Новые версии инструкции imul
- •Imul ebp,ecx,100000000h а следующая инструкция умножает ecx на ebx, записывая результат в edx:eax:
- •Технический обзор Новое поколение процессоров фирмы intel
- •Pentium процессор. Технические нововведения.
- •Архитектура Pentium процессора
- •Суперскалярная архитектура.
- •Блок предсказания правильного адреса перехода.
- •Высокопроизводительный блок вычислений с плавающей запятой.
- •Расширенная 64-битовая шина данных.
- •Средства разделения памяти на страницы.
- •Определение ошибок и функциональная избыточность.
- •Управление производительностью.
- •§22.Введение в команды mmx.
- •§22.1. Регистры
- •§22.2. Префиксы
- •§22.3.Распаровка (paring).
- •§22.4. Типы данных
- •§22.5. Краткое описание команд
- •§23.Логическая структура микропроцессорной системы на основе комплекта бис секционного микропроцессора §23.1. Комплект бис секционного микропроцессора.
- •§23.2. Бис микропрограммного управления на основе программируемой логической матрицы (плм).
- •§23.3. Комплект бис для построения электронной системы.
- •§24. Обзор секционируемых мпк бис §24.1. Микропроцессорный комплект серии кр1802
- •§24.1.1. Восьмиразрядная микропроцессорная секция (мс) кр1802вс1.
- •§24.1.2. Двухадресная память общего назначения кр1802ир1.
- •§24.1.3. Шестнадцатиразрядный арифметический расширитель кр1802вр1.
- •§24.1.4. Схема обмена информацией (ои) кр1802вв1.
- •§24.1.5. Бис интерфейса (бис и) кр1802вв2.
- •§24.1.6. Сумматор (см) к1802им1.
- •§24.1.7. Км1802врз—умножитель двух 8-разрядных чисел.
- •§24.1.8. Км1802вр4—умножитель двух 12-разрядных чисел.
- •§24.1.9. Км1802вр5—умножитель двух 16-разрядных чисел.
- •§24.2. Микропроцессорный комплект серии к1804
- •§24.2.1. Центральные процессорные элементы к1804вс1 и к1804вс2
- •§24.3. Микропроцессорный комплект серии к587 §24.3.1. Арифметическое устройство к587ик2.
- •§24.3.2. Управляющая память к587рп1.
- •§24.3.3. Устройство обмена информации к587ик1.
- •§24.3.4. Арифметический расширитель к587икз.
- •§24.3.5. Архитектурные особенности построения управляющей микро-эвм на базе мпк серии к587
1. Безусловный переход из адреса Ai по адресу Aj определенному одним из способов адресации (рис. 6.7,а).
2. Условный переход по адресу Aj при выполнении некоторого условия с и по адресу Ak при невыполнении условия (рис. 6.7, б).
3. Выполнение циклов по условию. Реализуется с использованием условного перехода по условию (рис. 6.7, б) или с помощью стека (рис. 6.7, г). При выполнении таких переходов выход из цикла на адрес A* осуществляется по выполнению условия с.
4. Выполнение циклов по заданному числу их повторений. Такая организация реализуется со счетчиком R числа повторений N, входящим в состав УУ (рис. 6.7, (5).
5. Повторение выполнения микрокоманды подачей нулевого сигнала в счетчик/инкрементор адреса.
6. Условный переход к микропрограмме Aj, и возврат из нее по значениям условий с (рис. 6.7, е).
7. Условный переход к микропрограмме Aj и возврат из нее по счетчику количества циклов (рис. 6.7, ж).
8. Безусловный переход к микропрограмме Aj и возврат после ее выполнения к основной программе (рис. 6.7, з).
Для выполнения всех рассмотренных переходов УУ должно содержать в своем составе: средства мультиплексирования внутренних источников адреса (переходы типа 1—6), регистр микропрограммного счетчика с инкрементором и директором нуля (1), полный сумматор (3,4), средства маскирования/конкатенации полей адреса (6), стековую память со средствами индикации состояния (полный/пустой). Для адресации внешними устройствами микропрограммная память на выходе должна иметь буферные схемы с тремя состояниями.
Устройство с инкрементным счетчиком для определения следующего адреса является самым простым. Адрес следующей микрокоманды определяется увеличением на единицу адреса исполняемой команды. Такое устройство управления предполагает естественный порядок следования микрокоманд, при котором последующие микрокоманды отличаются адресом на единицу от предыдущих. Для организации условных и безусловных переходов в устройствах с естественной последовательностью микрокоманд должны быть предусмотрены специальные служебные микрокоманды и источники адреса команды условного перехода. Достоинство этого устройства управления — малая длина слова микрокоманды и возможность достигнуть высокого быстродействия в формировании адреса, недостатки — сложность организации циклов в микропрограмме, сложность размещения отдельных последовательностей микрокоманд и формирования переходов от одной последовательности микрокоманд к другой в управляющей памяти.
Рис. 6.7. Основные типы микропрограммных переходов
Рис. 6.8. Схемы генерации адреса на базе инкрементного счетчика (а) и с полем «следующего адреса» (б)
На рис. 6.8, а представлена схема блока генерации адреса на базе инкрементного счетчика. Мультиплексор МС управляется микропрограммно и обеспечивает поступление на вход регистра адреса РгА либо информации внешней магистрали Ml, либо информации с выхода инкрементного счетчика Сч. Содержимое инкрементного счетчика увеличивается на единицу после исполнения очередной микрокоманды. Переход к другой последовательности микрокоманд требует формирования на Ml начального адреса новой последовательности и последующей передачи управления инкрементному счетчику.
Устройства с полем «следующего адреса» в составе микрокоманды позволяют организовать произвольный порядок следования микрокоманд. В поле «следующего адреса» исполняемой микрокоманды указывается адрес следующей микрокоманды. При условных переходах адрес микрокоманды формируется по установленному алгоритму из информации в поле «следующего адреса» и поступающих из операционного устройства и внешних устройств кодов признаков. Достоинство этой структуры в том, что в ней легко реализуются циклы, условные и безусловные переходы, недостаток — большая длина слова микрокоманды и связанное с этим усложнение процесса программ. На рис. 6.8, б представлена схема блока генерации адреса с полем «следующего адреса», используемая в МПК серии К589. Основой для формирования адреса являются информация на одной из двух внешних магистралей Ml и М2 и информация поля «следующего адреса» ПЗУ. Источники адресов объединены в мультиплексоре МС, управляемом микропрограммно.
Адрес следующей микрокоманды при входе в программу определяется содержимым одной из магистралей Ml или М2, а при исполнении программы — кодом поля «следующего адреса», входящим в состав микрокоманды. Модификация адреса при организации условного перехода осуществляется по установленному алгоритму в соответствии с содержимым регистра условий РгУ, в который записываются признаки арифметических и логических операций.
Совмещение рассмотренных структур в одном устройстве управления позволяет при естественной последовательности микрокоманд использовать для формирования адреса инкрементный счетчик, а при нарушении естественной последовательности код адреса микрокоманды задавать в исполняемой микрокоманде. Такое устройство должно по содержимому микрокоманды анализировать способ формирования «следующего адреса» и включать в себя аппаратные средства, формирующие адрес по одному из рассмотренных способов. Для формирования условных переходов в устройство управления вводят блоки, которые в зависимости от значения кодов признаков модифицируют адрес следующей микрокоманды.
Использование стека (стековой магазинной памяти) в блоке генерации адреса микрокоманды позволяет применить принцип модульности при написании микропрограмм. Микропроцессоры со стековой организацией эффективны в тех случаях, когда основная программа содержит совокупность подпрограмм или программных модулей, повторяющихся в ходе выполнения основной программы.
Существуют различные варианты реализации стека на сдвиговых регистрах или на ячейках памяти. Емкость стековой памяти на регистрах ограничена количеством регистров, на которых организован стек. Ограничений по емкости лишен стек, использующий участок основной памяти и регистр, хранящий адрес текущей верхушки стека и называемый указателем стека. При обращении к стеку в ячейку, адрес которой определяется указателем стека, записывается адрес микрокоманды. Содержимое указателя стека увеличивается на единицу. При возвращении к основной программе содержимое указателя стека уменьшается на единицу и указывает адрес выхода из подпрограммы. Число вложений микропрограмм в таком стеке определяется количеством отведенных для стека ячеек памяти.
На рис. 6.9, а приведена схема блока формирования следующего адреса, применяемая в МПК серии К1804, в которой используются все рассмотренные способы формирования адреса.
Рис. 6.9. Схемы БИС серии К 1804 (а) и серии К587 РП1 (б)
Установка начального адреса микропрограммы может быть произведена по одному из кодов, поступающих по магистралям Ml и М2 на вход мультиплексора.
На два других входа мультиплексора поступают коды с инкрементного счетчика и стековой памяти. Стек состоит из четырех регистров и указателя стека. Указатель стека работает как реверсивный счетчик, имеющий два управляющих входа: записи чтения и разрешения обращения.
Выбор одного из четырех входов мультиплексора осуществляется по двум управляющим входам поля микрокоманды. Выходная информация на магистрали адреса может быть модифицирована кодом, подаваемым на вход М2. По входу R возможна установка нулевого значения на соответствующих разрядах выходного адреса.
Использование рассмотренных способов формирования адреса микрокоманды реализует принцип модульности при написании микропрограмм. Адрес в подобной структуре блока генерации адресов может быть получен либо из инкрементного адресного счетчика, либо из поля «следующего адреса» текущей микрокоманды, либо из адресного стека, либо модификацией регистра признаков.
Такая структура позволяет гибко адресовать программную память, способствует локализации микропрограмм. Наличие стека делает возможным формирование программ из микропрограммных модулей и организацию сложных программных последовательностей.
Устройства управления на ПЛМ. В этих устройствах в отличие от рассмотренных схем совмещены функции узла генерации адреса микрокоманды с памятью микропрограммы. Рассмотрим схему такого устройства на примере МПК серии К587 (рис. 6.9, б).
Структура устройства содержит память микропрограмм типа ПЛМ, регистр команд РгК, регистр кода условий РгКУ, регистр следующего адреса РгА и регистр признаков управления РгУ.
Регистр признаков управления содержит маски на сигнал записи в регистр команд, регистр следующего адреса и регистр кода условий. Часть сигналов с выхода ПЛМ выводится для управления операционной частью как микрокоманда, а другая часть выходных сигналов ПЛМ не выводится из корпуса БИС и используется для формирования следующего адреса и кода регистра управления. Программируемая логическая матрица позволяет анализировать большое число разрядов, что исключает необходимость в управляемых мультиплексорах. Совокупность всех разрядов РгК, РгКУ и РгА используется как полное адресное слово для ПЛМ.
Регистр команды служит для приема кода команды, задающего устройству управления программу выборки последовательности кодов микрокоманд, выполняя которые микропроцессор реализует алгоритм данной команды. Для этого один из выходов ПЛМ программируется на выработку разрешения на прием новой команды. Выборка той или иной микрокоманды в процессе выполнения алгоритма какой-либо команды микропроцессора не всегда является строго заданной, а
может зависеть от условий — результатов операций, зафиксированных в регистре условий.
Регистр адреса является главным задающим звеном при выборке последующей микрокоманды. Разрядность п регистра адреса позволяет устройству управления создавать 2" устойчивых состояний без смены кода команды и кода условий.
Способность ПЛМ порождать новые информационные состояния комбинацией имеющихся закодированных состояний, путем их простого объединения, расширяет•логические возможности ПЛМ как цифрового автомата. Рассмотренное устройство не содержит стековой памяти и, следовательно, не предусматривает модульного программирования. Из рассмотренных устройств на структуру микро-ЭВМ в наибольшей степени влияет вариант реализации устройства управления. Можно выделить три наиболее характерных варианта: реализация в однокристальном процессоре, объединяющем в себе операционную часть и устройство управления; реализация устройства управления в виде микропрограммного автомата с использованием ПЗУ и ППЗУ для записи микрокоманд; реализация устройства управления на основе ПЛМ.
В микропроцессорных комплектах серий К587, К.588, К1883 устройства управления реализованы на основе ПЛМ. Микропроцессорные комплекты серий К.580, К.1801, К1810, К1816, К1820 содержат в своем составе БИС, в которой реализованы центральный процессор и устройство управления с фиксированной структурой и системой команд. В МПК серий К583, К589, КР1800, КР1802, КР1804 устройство управления строится в виде микропрограммного автомата на базе входящих в эти комплекты БИС, что позволяет потребителю реализовать на их основе необходимую ему систему команд. Микропроцессорные комплекты серий К.536, К.581 предназначены для построения микро-ЭВМ семейства «Электроника С» и «Электроника-60».
Микропроцессорные комплекты серии К 1801 включают в себя однокристальный МП К1801ВМ1, реализующий в себе процессор и устройство управления с системой команд микро-ЭВМ «Электроника-60», и ряда БИС для построения одноплатных микро-ЭВМ. По своим техническим характеристикам МПК серий К580, К1816, К1810, К1820, содержащие однокристальные МП, целесообразно применять для получения устройств цифровой автоматики, простейших контроллеров, а также использовать для построения микро- и мини-ЭВМ различного назначения. Микропроцессорные комплекты серий К583, К584, К587, К588 предназначены для построения микро-ЭВМ и сложных контроллеров. Благодаря секционной организации, развитой системе магистралей, микропрограммируемости управляющих функций они могут служить основой для построения различных управляющих систем. Малое энергопотребление и высокая помехоустойчивость МПК серий К587 и К588 позволяют проектировать на их основе системы числового программного управления технологическим оборудованием и устройства с ограничениями по потребляемой энергии.
Быстродействующие МП К серий К589, КР1802, КР1804 предназначены для построения микро-ЭВМ и систем быстродействующей автоматики, совместимы по уровням сигналов и могут дополнять друг друга. Микропроцессорные комплекты серий КР1802 и К1804 отличаются подходом к формированию модулей. В МПК КР1804 4-разрядные микропроцессорные БИС содержат все элементы микропроцессора. В МПК серии КР1802 в БИС выполняются отдельные функциональные узлы МП (БИС 8-разрядного АЛБ, БИС 16 4-разрядных РОН, БИС 16-разрядного арифметического расширителя и т.д.). Отличие по составу модулей рассмотренных МПК позволяет применить для различных областей наиболее подходящий из них по функциональному разбиению.
Микропроцессорный комплект серии КР1800 обладает сверхвысоким быстродействием (частота тактовых сигналов 36 МГц) и ориентирован на построение вычислительных средств с высокой производительностью.