§24. Обзор секционируемых мпк бис §24.1. Микропроцессорный комплект серии кр1802

Микропроцессорные комплекты БИС КР1802 выполнены по эпитаксиально-планарной технологии с изоляцией р-п-переходом по схемотехнике ТТЛ с диодами Шоттки [7]. Большие интегральные схемы предназначены для построения устройств обработки данных, СОЗУ процессоров и многоадресных ОЗУ множительных и делительных устройств повышенной разрядности, однопроцессорных и многопроцессорных вычислительных систем производительностью в однопроцессорном варианте до 2...3 млн. операций/с. Микросхемы этого комплекта расширяют функциональные возможности МПК серий К589 и КР1804.

Комплект не специализирован под определенную систему команд, что обеспечивает ему гибкость в применении.

§24.1.1. Восьмиразрядная микропроцессорная секция (мс) кр1802вс1.

Выполняет арифметическое сложение и вычитание в дополнительном коде; логические операции конъюнкции, дизъюнкции, инверсии и сложение по модулю 2; арифметические, логические и циклические сдвиги вправо и влево на один разряд. При выполнении перечисленных операций возможно производить различные операции маскирования содержимым регистра расширения отдельных разрядов входных данных. По результату операции вырабатываются признак равенства нулю результата и признак переполнения (в операциях сложения, вычитания и в операции сдвига влево). При соединении нескольких БИС МС возможен последовательный и ускоренный перенос операции обработки байтов, широкий набор операций сдвигов, включая и расширенные сдвиги, т. е. сдвиг двойного слова совместно с регистром расширения без внешних дополнительных схем с выработкой признаков результата только в выбранных кристаллах.

Схема БИС МС приведена на рис. 24.1. Большая ИС МС включает в себя следующие функциональные устройства: параллельное арифметическо-логическое устройство (АЛУ); схему сдвига результата АЛУ (САЛУ), регистр расширения (РгР); схему сдвига и загрузки в РгР результата АЛУ; схему формирования признака нуля результата операции; регистры РгА и РгВ; дешифраторы операции и модификации операций.

Разряды микроинструкций FO — F3 определяют операции АЛУ с данными, поступающими на вход данных по каналам Л и Я. К этим операциям относятся сложение и вычитание кодов и полей, логические пересылки.

Разряды микроинструкций F4 — F7 определяют операции модификации АЛУ. К этим операциям относятся выбор операндов для АЛУ (операция с РгВ и РгР), разрешение операции маскирования, различные операции сдвигов.

Двунаправленные шины ДАО — ДА7, ДВО — ДВ7 с тремя устойчивыми состояниями предназначены для организации приема информации по каналам Л и б и выдачи результата в эти каналы по сигналу ED с одновременной инициацией сигнала выбора кристалла CS. Регистры операндов РгА и РгВ служат для буферизации информации, принимаемой по соответствующим каналам.

Регистр расширения РгР используется для хранения маски при выделении битов, хранения одного из операндов при выполнении операции АЛУ и при работе со словами двойной длины, а также в процессорах, выполняющих операции с плавающей запятой. Арифметическо-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций над операндами, поступающими на входы.