§24.3.4. Арифметический расширитель к587икз.
Предназначен для аппаратного умножения двух операндов: сдвига на п разрядов и поиска кодов битов; применяется в блоках АР и спецпроцессорах для выполнения матричных операций быстрого Фурье-преобразования. С целью расширения разрядности обрабатываемых чисел предусмотрено объединение однотипных АР в блок с общим микропрограммным управлением.
Структура устройства К587ИКЗ содержит (рис. 24.5):
два 8-разрядных /С/, К2 и 5-разрядный КЗ каналы; схемы обмена С01, С02, СОЗ; 7-разрядный регистр микрокоманд РгМК; два 8-разрядных регистра хранения операндов РгА, РгВ; два 8-разрядных регистра хранения результатов операций РгП1, РгП2; 2-разрядный регистр именного кода РгИК; 3-разрядный регистр кода позиции РгКП; триггер установки ТУ; дешифратор микрокоманд ДШМК; блок умножения БУ; блок суммирования БСМ; блок поиска кодов ВПК; блок формирования состояний БФС; блок синхронизации БС; схему начальной установки СНУ.
Регистр РгП1 предназначен для хранения младшей части произведения при операциях умножения, результата операции при сдвигах влево.
Регистр РгП2 предназначен для хранения старшей части произведения при операциях умножения; результатов операции при сдвигах вправо; кода бита при операции поиска.
Рис. 24.5. Схема арифметического расширителя К.587ИКЗ (а) и его условное обозначение (б)
Регистр именного кода ТгИК предназначен для организации объединения однотипных АР в блок с общим микропрограммным управлением. В зависимости от расположения АР в соответствующем вертикальном ряду в РгИК (0,1) заносят следующий код: 01 — крайний левый ряд; 10 — крайний правый ряд; 11—остальные ряды; 00 — если имеет место только один вертикальный ряд.
Разряды РгИК соответствуют разрядам микрокоманды: МК{3) —РгИК(1}, МК(4) —РгИК{0}.
Регистр кода позиций РгКП отмечает последовательно слева направо вертикальные ряды кодами РгКП (О, 1, 2): 000, 001, .... 111. Разряды РгКП соответствуют разрядам микрокоманды: РгКП(2) —МК(3), РгКП{{) —ЛЩ4), РгКП(0) — МК{5).
Триггер установки ТгУ отмечает при объединении в блок АР верхний ряд микросхем. Этого достигают установкой ТгУ в состояние «О» с помощью подключения вывода К2Ф2 к общей магистрали.
Блок умножения БУ выполняет операции умножения над операндами в РгА и РгВ с получением младшей и старшей частей произведения и операций сдвига над операциями в РгА. Операнды могут представлять собой либо целые числа без знака, либо целые числа со знаком в старшем разряде в дополнительном коде. Блок умножения состоит из матрицы 8Õ8 одноразрядных сумматоров, с помощью которых происходит получение и сдвиг частичных сумм. Каналы К1, К2 и КЗ предназначены для приема и выдачи информации. Каналы К1 и К.2 обмениваются информацией с регистрами РгА и РгВ соответственно. Канал КЗ выдает информацию о состояниях, которые принимает АР при выполнении операций. Сигналы состояний поступают из БФС. Выводы КЗ имеют следующее функциональное назначение:
Вывод признака «сравнения с нулем» (Z) . . . К3{0) Вывод признака «переполнения» (V) . . . . К3(1}
Вывод «знака» или переноса из блока суммирования (Л?) .............. /(3(2)
Вывод признака «расширения» (С) ..... К3{3}
Схемы обмена С01, С02 и СОЗ управляют приемом и выдачей информации по каналам К1, К2 и КЗ соответственно. Эти схемы вырабатывают сигналы К1П, К2П и КЗП — идентификаторы приема информации и сигналы К1В, К2В и КЗВ — идентификаторы выдачи информации. При работе нескольких источников информации на один канал сигналы К1П, К2П и КЗП свидетельствуют о занятости соответствующего канала и блокируют выдачу информации сигналами К1В, К2В и КЗВ соответственно из АР. Регистр микрокоманд РгМК принимает и хранит код поступающей в АР микрокоманды. Дешифратор микрокоманд ДШ формирует управляющие сигналы. Входы дешифратора подключены к регистру микрокоманд. Дешифратор стробирует сигналами из блока синхронизации.
Регистры РгА и РгВ предназначены для приема и хранения исходного операнда, поступающего по каналам К1 и К2 соответственно.
Блок суммирования предназначен для суммирования частичных произведений при матричном объединении однотипных АР в блок с общим микропрограммным управлением. Входы блока суммирования соединены с выходами БУ. Результат суммирования заносят в РгП2. Кроме того, в блок суммирования должен поступать через вывод Р сигнал переноса. Перенос из блока суммирования через БФС должен поступать в КЗ (2).
Блок поиска кодов БПК предназначен для выполнения операции поиска кода левого «нулевого» бита, левого «единичного» бита, левой пары неравнозначных битов над операндом в РгВ.
Блок формирования состояний БФС предназначен для индикации признаков результата операций в соответствии с описанием микрокоманды и содержит четыре схемы-индикации: схемы сравнения РгП1, РгП2 с логическим «О»; схему сравнения РгП2 с логической «I»; схему переноса из блока суммирования.
Блок формирования состояний выдает коды состояний в канал КЗ. При наличии в поле микрокоманды признаков ВС == 1 формируется сигнал КЗВ, сопровождающий выдачу информации по КЗ. Блок синхронизации БС организует циклы выполнения микрокоманды. Блок синхронизации вырабатывает временную последовательность управляющих сигналов, необходимых для выполнения операций в АР и организации обмена информацией с ВУ. Схема начальной установки СНУ вырабатывает сигнал установки схемы в начальное состояние при подаче микрокоманды начальной установки НУ и сигнала С после включения источника питания. В микрокоманде НУ должна происходить статическая установка триггеров схемы. После снятия сигнала C схема готова к выполнению новой микрокоманды.