U цап

U вх

0 1 0 0 1

t

Рис. 19.8. Временная диаграмма работы АЦП поразрядного уравновешивания

На рис. 19.7 приведена функциональная схема АЦП поразрядного уравновешивания.

Поступающие на вход регистра импульсы последовательно переводят разряды регистра в состояние “1” начиная со старшего, при этом остальные разряды находятся в состоянии “0”. Если старший разряд находится в состоянии “1” ЦАП вырабатывает соответствующее напряжение, которое сравнивается с входным.

Если Uцап>Uвх, то по команде компаратора старший разряд регистра сбросится в “0”. Если Uцап<Uвх , то в старшем разряде останется “1”. Затем “1” появляется в следующем разряде по старшенству и снова производится сравнение. Цикл повторяется пока не произойдет сравнение в младшем разряде. Генератор останавливается и на выходе регистра появляется выходной двоичный сигнал, соответствующий входному аналоговому сигналу

(рис. 19.8).

19.3. Принципы построения и программирование системы ввода-вывода аналоговой информации в ЭВМ

На рис. 19.9 представлена функциональная схема системы ввода-вывода аналоговой информации в компьютер. Система в минимальной конфигурации должна содержать генератор импульсов синхронизации, схему дешифрации адреса, блок АЦП, блок ЦАП и несколько внутренних регистров. Генератор вырабатывает сигнал синхронизации определен-

ной частоты, необходимый для функционирования системы и синхронизации всех происходящих в системе операций. В состав генератора может входить делитель частоты, осуществляющий ее деление в необходимое число раз.

Схема дешифрации адреса служит для декодирования адресных сигналов общей шины компьютера и выработки сигналов выбора внутренних регистров системы ввода-вывода, к которым центральный процессор ЦП компьютера обращается в данный момент. Блок АЦП производит преобразование аналогового сигнала в цифровой эквивалент и в многоканальных системах содержит мультиплексор входного канала. Кроме того, в состав блока входит устройство выборки-хранения, осуществляющее отключение АЦП от аналогового входа во время выполнения преобразования. Блок ЦАП производит преобразование цифрового сигнала в аналоговый эквивалент. Внутренние регистры системы осуществляют функции интерфейса с компьютером, т.е. формируют необходимые в системе сигналы управления, а также хранят преобразованную и передаваемую информацию. Рассмотрим детально принципы построения и программирования каждого из входящих в состав системы ввода-выво- да устройств.

Рис. 19.9 Функциональная схема системы ввода-вывода

Генератор сигнала синхронизации

Генератор сигнала синхронизации, входящий в состав системы ввода-вывода, позволяет сделать ее универсальной. Система ввода-вывода может быть использована в любом компьютере, независимо от его собственной рабочей частоты.

Существует большое количество всевозможных схем цифровых генераторов сигналов синхронизации, которые могут быть найдены в литературных источниках. На рис. 19.10 приведена схема простого генератора, стабилизируемого кварцевым резонатором, включающая также простой делитель частоты на четырехразрядном двоичном счетчике. Схема генератора позволяет устойчиво получать частоты от 30 кГц до 1 мГц. Выбор частоты определяется кварцевым резонатором и номиналами резисторов и конденсаторов. Делитель по-

зволяет разделить исходную частоту на 2, 4, 8 и 16. Необходимый коэффициент деления выбирается установкой соответствующей перемычки на выходе делителя. При необходимости получения других коэффициентов деления, они могут быть реализованы последовательным включением необходимого числа счетчиков, либо применением программируемых делителей частоты.

Схема дешифратора адреса

Система ввода-вывода представляет собой нестандартное внешнее устройство компьютера. Оно содержит определенное количество внутренних регистров с соответствующими адресами в адресном пространстве компьютера. Обращаясь по этим адресам, центральный процессор компьютера осуществляет программное управление системой ввода-вывода.

При обращении к внешнему устройству процессор устанавливает на двадцати адресных линиях общей шины А00 - А19 его адрес и сигнал синхронизации адреса ALE на соответствующей управляющей линии. Схема дешифратора адреса должна иметь возможность воспринимать этот адрес, дешифрировать его и формировать сигналы выбора соответствующих внутренних регистров системы ввода-вывода. На рис. 19.11 представлена одна из возможных схем дешифратора адреса, позволяющая формировать 16 сигналов выбора внутренних регистров. Она содержит регистр хранения адреса и собственно дешифратор. Выставленный на адресных линиях адрес записывается по сигналу ALE в регистр хранения адреса, образованный триггерами Т1 - Т9. При адресации системы ввода-вывода не используется нулевая линии адреса А00, т.к. в системе предполагается обмен информацией с компьютером целыми словами (16 бит). В качестве базового адреса системы ввода-вывода может использоваться любой свободный адрес в диапазоне адресов 000h - 3FFh (0 - 1023) адресного пространства компьютера, отведенных для внешних устройств.

Рис. 19.10. Схема генератора и делителя частоты

Вообще говоря, в IBM-совместимых компьютерах для внешних устройств отводится диапазон адресов 0000h - FFFFh (0 - 65535), но все более старшие чем 3FFh адреса в компьютерах стандартной конфигурации, как правило, не используются. Поэтому при адресации системы ввода-вывода также не используются разряды А10 - А19, т.к. обращения по более старшим чем 3FFh адресам внешних устройств в компьютерах стандартной конфигурации не происходит. При обращении по адресу любого внешнего устройства на линиях А10 - А19 устанавливается логический ноль. Следует также отметить, что в IBM компьютерах для выполнения операций обмена данными между ЦП и внешним устройством используются

два специальных управляющих сигнала IOR (чтение из внешнего устройства) и IOW (запись во внешнее устройство), которые отличны от аналогичных управляющих сигналов для обмена данными с памятью, что исключает любую нежелательную интерференцию между внешними устройствами и памятью.

Рис. 19.11. Схема дешифратора адреса.

Для установки базового адреса в схеме имеются переключатели. Если все переключатели установлены в верхнем положении, то элемент 8И-НЕ сработает (выдаст на выходе логический ноль) при установке на шине адреса любого из 16 адресов 3F0h - 3FFh (поскольку адресные линии А01 - А04 не подсоединены к элементу 8И-НЕ). Первый из этих адресов называется базовым и имеет индекс 0. Остальные адреса системы ввода-вывода имеют ин-

дексы 2, 4, 6, 8, 10, 12, 14, 16, 18, 20, 22, 24, 26, 28, 30. Эти 16 имеющихся в адресов могут использоваться для обращения по крайней мере к 16 регистрам системы ввода-вывода.

Собственно дешифратор адреса преобразует четырехразрядный двоичный код А01 - А04 на входе в сигнал логического нуля на одном из 16 выходов, который и является сигналом выбора (адресации одного из 16 внутренних регистров системы ввода-вывода).

Блок АЦП

Блок АЦП содержит внутренние регистры, мультиплексор аналоговых входов, устройство выборки-хранения, собственно АЦП (рис. 19.12). К числу внутренних регистров блока кроме регистра данных АЦП отнесем также регистры управления и состояния (рис. 19.9), т.к. это необходимо для объяснения работы схемы.

В рассматриваемом достаточно общем варианте блок АЦП содержит три внутренних регистра. Перечислим их.

1) Регистр управления. Расположен по адресу: Базовый адрес + 0. Регистр доступен при записи и содержит четыре разряда, реализованные на триггерах Т1 - Т4 (DD2 - DD5). Входы регистра соединены с разрядами D00 - D03 шины данных компьютера. Биты D00 - D01 определяют в двоичном коде адрес одного из четырех каналов, которые возможно опрашивать в системе. Если D00=0, D01=0, то опрашивается нулевой канал, и т.д. В случае большего наличного числа опрашиваемых каналов число необходимых для выбора опрашиваемого канала разрядов регистра управления пропорционально увеличивается. Бит D02 определяет дифференциальный или недифференциальный ввод сигнала по выбранному каналу опроса (D02=1 - дифференциальный, D02=0 - недифференциальный). Бит D03 служит для управления режимом работы устройства выборки-хранения. Регистр управления выби-

рается сигналом «Выбор 0», формируемым схемой дешифратора адреса при обращении по базовому адресу системы ввода-вывода. Запись информации в регистр осуществляется при

совместном действии сигналов «Выбор 0» и IOW (запись во внешнее устройство).

2)Регистр данных АЦП расположен внутри микросхемы АЦП по адресу: Базовый адрес +

0.Он доступен при чтении и содержит двенадцать разрядов D00-D11 данных цифрового эквивалента аналогового сигнала. Регистр обладает тремя состояниями, что позволяет осуществлять связь системы ввода-вывода с компьютерной шиной. Регистр данных выбирается сигналом «Выбор 0», формируемым схемой дешифратора адреса при обращении по базовому адресу системы ввода-вывода. Чтение данных из регистра осуществляется совместным действием сигна-

лов «Выбор 0» и IOR (чтение данных из внешнего устройства).

3) Регистр состояния доступен только для чтения и расположен по адресу: Базовый адрес + 2. Регистр содержит только один разряд, устанавливаемый сигналом DR готовности данных после завершения цикла преобразования АЦП. Регистр состояния выбирается сигналом «Выбор 2», формируемым схемой дешифратора адреса при обращении по адресу «Базовый адрес + 2» системы ввода-вывода и читается совместным действием сигналов

«Выбор 2» и IOR .

Мультиплексор аналоговых сигналов осуществляет подключение ко входу АЦП канала, номер которого определяется двоичным кодом, записанным в разряды D00 - D01 регистра управления. Реализуется мультиплексор каналов на аналоговых ключах S0 - S4 (например, микросхема К590КН3), управляемых двоичным кодом. Кроме того, мультиплексор также реализует дифференциальный и недифференциальный ввод сигнала в АЦП. Режим ввода определяется разрядом D02 регистра управления и реализуется на аналоговых ключах S4, S5 (например, микросхема К590КН2). Кроме аналоговых ключей в состав мультиплексора входит операционный усилитель ОУ1, осуществляющий необходимое согласование и усиление сигнала. Четырехвходовый мультиплексор взят в схеме в качестве примера. Мультиплексор на большее число входов может быть построен аналогично. Характеристики выпускаемых отечественной промышленностью аналоговых ключей приводятся в справочнике.

Устройство выборки-хранения, состоящее в простейшем случае из аналогового ключа S6, конденсатора С и повторителя напряжения ОУ2, может работать в двух режимах - выборки и хранения. Пока триггер Т4 регистра управления сброшен (находится в нулевом состоянии), ключ S6 замкнут, а УВХ находится в режиме выборки и отслеживает поступающий на его вход аналоговый сигнал. После установки Т4 в единичное состояние S6 размыкается, а УВХ переходит в режим хранения. При этом вход АЦП отключается от аналогового входа, что предотвращает влияние быстрых изменений во входном сигнале на результаты преобразования. При этом АЦП осуществляет преобразование сигнала, который запомнил конденсатор УВХ перед размыканием ключа S6. Более детальная информация по схемотехнике и характеристикам УВХ представлена в справочниках.

АЦП осуществляет непосредственное преобразование аналогового сигнала в цифровой эквивалент. Отечественная и зарубежная промышленность выпускают большое разнообразие микросхем АЦП, отличающихся по принципу действия, исполнению и характеристикам, но имеющих подобное управление. Не привязываясь к конкретному АЦП, охарактеризуем некоторый абстрактный АЦП, имеющий исполнение и управления, присущие большинству АЦП. На вход AI АЦП подается преобразуемый сигнал с УВХ. На вход С подается сигнал синхронизации с генератора (рис. 19.10). Подача импульса логической единицы на вход ST начинает преобразование. Появление сигнала логической единицы на выходе DR указывает, что преобразование завершено, и цифровой эквивалент преобразуемого сигнала записан во внутренний регистр данных АЦП. Подача логической единицы на вход DE выводит выходы внутреннего регистра данных АЦП из высокоимпедансного состояния, что позволяет считать выходной код в шину данных компьютера. АЦП также содержит вход B/

Если при чтении по этому адресу на четвертой линии шины адреса D04 будет прочитана единица, то компьютер получает подтверждение того, что АЦП выполнил преобразование и данные могут быть считаны. После этого процессор осуществляет операцию чтения данных из внутреннего регистра АЦП, которая сопровождается формированием сигнала «Вы-

бор 0» и сигнала IOR . При этом данные из внутреннего регистра АЦП пересылаются в процессор компьютера, а также производится обнуление триггера Т5 регистра состояния. Следующий цикл преобразования и чтения данных осуществляется аналогично.

Следует отметить, что при работе системы ввода-вывода возможно использовать режим прерываний, который может быть достигнут путем формирования сигнала требования прерываний в системе к компьютеру. На схеме рис. 19.12 режим требования прерываний формируется с выхода триггера Т5 регистра состояний, который через переключатель S7 соединен с линией требования прерываний IRQ3 общей шины компьютера. Режим прерываний позволяет процессору компьютера не находиться в режиме ожидания во время выполнения преобразования АЦП, а выполнять другие задачи (расчеты).

Рассмотренная схема блока АЦП может быть существенно упрощена, т.к. существуют АЦП, содержащие УВХ и мультиплексор в одном корпусе.

Ниже представлена подпрограмма на языке Ассемблер, позволяющая запускать АЦП и читать его регистр данных.

;будет передаваться преобразованное

;значение из регистра данных АЦП

;Выбор дифференциального подключения нулевого канала

;мультиплексора

;закончено и можно читать данные из АЦП

;Чтение данных из регистра данных АЦП

Блок ЦАП

В состав блока ЦАП входит регистр данных ЦАП с адресом «Базовый адрес +4» и собственно ЦАП (рис. 19.13). При выводе данных из компьютера в ЦАП управляющая работой системы ввода-вывода программа воздействует на процессор, который выставляет на адресных линиях адрес «11 1111 0100». При этом схемой дешифратора адреса формируется сигнал «Выбор 4». По выбранному адресу производится запись выводимого числа, которое записывается во внутренний регистр ЦАП. ЦАП преобразует записанное число в аналоговый ток, который с помощью операционных усилителей преобразуется в аналоговое напряжение. Фиксированное напряжение сохраняется на выходе ЦАП до момента записи во внутренний регистр ЦАП нового числа. В блоке ЦАП предусмотрена возможность вывода биполярного (БП) или униполярного (УП) напряжения.

Рис. 19.13. Схема блока ЦАП

Ниже представлена подпрограмма на языке Ассемблер записи преобразуемой величины в ЦАП.

;содержит преобразуемое значение

;Запись числа в регистр данных ЦАП

Таким образом, мы кратко рассмотрели принципы построения и программирования универсальной системы ввода-вывода аналоговой информации в ЭВМ и из нее, позволяющей создавать компьютерные информационно - измерительные системы, а также цифровые системы управления разнообразными объектами или процессами. Система ввода-вы- вода может быть реализована в виде универсальной платы стандартного подключения, размещаемой в одном из свободных слотов внутри корпуса компьютера и связанной с компьютером через общую шину. Универсальность системы и платы ввода-вывода заключается в том, что она может размещаться в любом IBM-PC -coвместимом компьютере и использоваться для любых задач цифрового управления или сбора и обработки информации, для которых достаточны реализованные в системе разрядность и быстродействие ввода-вывода информации. Существенным преимуществом данной концепции является возможность использования как языка ассемблера, так и языков высокого уровня для программирования и отладки программ, реализующих цифровые алгоритмы управления объектами или процессами, и программ управления системой ввода-вывода. Компьютер, используемый для задач управления и получения и обработки информации в течение ограниченных периодов времени, может быть использован для выполнения обычных задач расчетов, обработки текстов и т.д. в течение всего оставшегося времени.