- •Оглавление
- •Введение
- •Глава 1. МИКРОПРОЦЕССОРНЫЕ СИСТЕМЫ
- •1.1. Понятие архитектуры вычислительной системы. Структура аппаратной части и назначение основных функциональных узлов
- •1.2. Базовые параметры и технические характеристики ЭВМ
- •Контрольные вопросы к главе 1
- •Глава 2. СТРУКТУРА И ФУНКЦИОНИРОВАНИЕ ПРОЦЕССОРА
- •2.2. Устройство управления с программируемой логикой
- •2.3. Устройство управления с жесткой логикой
- •2.4. Слово состояния процессора
- •2.5. Микроконтроллеры
- •2.6. Особенности организации однокристальных и секционных микропроцессоров
- •2.8. Архитектура и функционирование микропроцессора
- •Контрольные вопросы к главе 2
- •Глава 3. СИСТЕМЫ КОМАНД МИКРОЭВМ
- •3.1. Язык микроопераций для описания вычислительных устройств
- •3.2. Структура и формат команд микропроцессора и МПС
- •3.3. Программирование микропроцессора
- •Контрольные вопросы к главе 3
- •Глава 4. ТЕНДЕНЦИИ РАЗВИТИЯ АРХИТЕКТУРЫ И АППАРАТНОГО ОБЕСПЕЧЕНИЯ ЭВС
- •4.1. Требования различных задач к вычислительным ресурсам и ограничения фон-Неймановской архитектуры
- •4.2. Распараллеливание процессов обработки информации
- •4.3. Принцип совмещения операций. Конвейерная обработка информации
- •4.4. Архитектура процессоров с сокращенным набором команд
- •4.5. Применение кэш-памяти и повышение пропускной способности
- •4.6. Транспьютеры
- •4.7. Развитие новых архитектурных принципов
- •4.8. Оценка производительности скалярного процессора
- •Контрольные вопросы к главе 4
- •Глава 5. ОПЕРАТИВНАЯ ПАМЯТЬ
- •5.1. Классификация и иерархическая структура памяти ЭВМ
- •5.2. Запоминающие элементы статических ОЗУ
- •5.3. Запоминающие элементы динамических ОЗУ
- •5.4. Структуры матриц накопителей информации
- •5.5. Структура построения БИС статических ОЗУ и модулей памяти
- •5.6. Структура построения БИС динамических ОЗУ
- •5.7. Элементная база и организация постоянных запоминающих устройств
- •Контрольные вопросы к главе 5
- •Глава 6. ВНЕШНИЕ ЗАПОМИНАЮЩИЕ УСТРОЙСТВА НА МАГНИТНЫХ НОСИТЕЛЯХ
- •6.1. Принцип записи двоичной информации на магнитную поверхность
- •6.3. Методы записи цифровой информации на магнитный носитель
- •6.4. Воспроизведение информации и повышение ее достоверности
- •6.5. Накопители на гибких магнитных дисках и их контроллеры
- •6.6. Накопители на жестких магнитных дисках типа винчестер и их контроллеры
- •6.7. Накопители на сменных магнитных дисках
- •6.8. Накопители на магнитной ленте
- •Контрольные вопросы к главе 6
- •Глава 7. ОПТИЧЕСКИЕ И МАГНИТООПТИЧЕСКИЕ ВЗУ
- •7.1. Лазерные системы и их применение в устройствах внешней памяти
- •7.2. Оптические диски
- •7.3. Магнитооптические диски
- •7.4.Устройство накопителя на оптических дисках
- •Контрольные вопросы к главе 7
- •Глава 8. ВЗУ НА ЦМД-СОДЕРЖАЩИХ МАТЕРИАЛАХ
- •8.1. Принципы возникновения цилиндрических магнитных доменов
- •8.2. Организация продвижения ЦМД
- •8.4. Структура ЦМД-микросхем памяти
- •8.5. Устройство ЦМД-накопителя
- •Контрольные вопросы к главе 8
- •Глава 9. ВЗУ НА ОСНОВЕ ГОЛОГРАФИИ
- •9.1. Носители информации голографических ЗУ
- •9.2. Создание голограмм
- •9.3. Воспроизведение голограмм
- •9.4. Голографические ЗУ двоичной информации
- •Контрольные вопросы к главе 9
- •Глава 10. ОРГАНИЗАЦИЯ БЕЗАДРЕСНОЙ И ВИРТУАЛЬНОЙ ПАМЯТИ
- •10.1. Стековая память
- •10.2. Ассоциативная память
- •10.3. Виртуальная память со страничной организацией
- •10.4. Структура виртуальной памяти при сегментном распределении
- •Контрольные вопросы к главе 10
- •Глава 11. НАЗНАЧЕНИЕ ПЕРИФЕРИЙНЫХ УСТРОЙСТВ
- •11.1. Классификация периферийных устройств
- •Контрольные вопросы к главе 11
- •Глава 12. УСТРОЙСТВА АВТОМАТИЧЕСКОГО СЧИТЫВАНИЯ ТЕКСТОВ
- •12.1. Устройства автоматического ввода печатных текстов
- •12.2. Методы распознавания образов печатных знаков
- •12.3. Устройства автоматического ввода рукописных текстов
- •12.4. Средства считывания и хранения графических изображений поврежденных рукописных текстов
- •12.5. Кодирование текстов для электронных публикаций
- •Контрольные вопросы к главе 12
- •Глава 13. УСТРОЙСТВА АВТОМАТИЧЕСКОГО ВВОДА ИЗОБРАЖЕНИЙ
- •13.1. Устройства автоматического ввода одноконтурных изображений
- •13.2. Устройства автоматического ввода многоконтурных и полутоновых изображений
- •13.3. Считывание цветных изображений
- •Контрольные вопросы к главе 13
- •Глава 14. УСТРОЙСТВА ПОЛУАВТОМАТИЧЕСКОГО ВВОДА ГРАФИЧЕСКОЙ ИНФОРМАЦИИ - ДИГИТАЙЗЕРЫ
- •14.1. Устройство рабочего поля планшета
- •14.2. Структурная схема дигитайзера и ее функционирование
- •Контрольные вопросы к главе 14
- •Глава 15. УСТРОЙСТВА ВВОДА - ВЫВОДА РЕЧЕВОЙ ИНФОРМАЦИИ
- •15.1. Модель речи
- •15.2. Структурная схема анализатора речи
- •15.3. Структура устройств ввода речи
- •15.4.Устройства вывода речевой информации - синтезаторы
- •Контрольные вопросы к главе 15
- •Глава 16. УСТРОЙСТВА ОТОБРАЖЕНИЯ ИНФОРМАЦИИ - ДИСПЛЕИ
- •16.1. Классификация дисплеев
- •16.2. Способы формирования изображения на экране телевизионного дисплея
- •16.3. Структурная схема текстового телевизионного дисплея
- •16.4. Структурная схема графического телевизионного дисплея
- •16.5. Устройство плоских экранов
- •Контрольные вопросы к главе 16
- •Глава 17. АВТОМАТИЧЕКИЕ УСТРОЙСТВА РЕГИСТРАЦИИ ГРАФИЧЕСКОЙ ИНФОРМАЦИИ - ГРАФОПОСТРОИТЕЛИ
- •17.1. Классификация и устройство графопостроителей
- •17.2. Принципы работы графопостроителя по вычерчиванию
- •17.3. Структурная схема планшетного графопостроителя
- •17.4. Структурная схема растрового графопостроителя
- •Контрольные вопросы к главе 17
- •Глава 18. АППАРАТУРА ПРИЕМА-ПЕРЕДАЧИ ИНФОРМАЦИИ
- •18.1. Обобщенная структурная схема аппаратуры передачи дискретной информации
- •18.2. Характеристики аппаратуры передачи данных
- •18.3. Принципы организации интерфейсов
- •18.4. Классификация интерфейсов
- •Контрольные вопросы к главе 18
- •Глава 19. АВТОМАТИЧЕСКИЕ УСТРОЙСТВА ВВОДА-ВЫВОДА АНАЛОГОВОЙ ИНФОРМАЦИИ В ЭВМ
- •19.1. Назначение устройств ввода-вывода аналоговой информации в ЭВМ
- •19.2. Принципы построения ЦАП и АЦП
- •19.3. Принципы построения и программирование системы ввода-вывода аналоговой информации в ЭВМ
- •Контрольные вопросы к главе 19
- •Глава 20. КАНАЛЫ ВВОДА-ВЫВОДА И АППАРАТУРА СОПРЯЖЕНИЯ
- •20.2. Организация обмена массивами данных
- •20.3. Мультиплексный канал
- •20.4. Селекторный канал
- •20.5. Устройства сопряжения - мультиплексоры передачи данных
- •Контрольные вопросы к главе 20
- •Глава 21. УСТРОЙСТВА ЗАЩИТЫ ОТ ОШИБОК В ПЕРЕДАВАЕМОЙ ИНФОРМАЦИИ
- •21.1. Причины возникновения ошибок в передаваемой информации
- •21.2. Краткая характеристика способов защиты от ошибок
- •21.3.Обнаруживающие коды - с проверкой на четность и итеративный код
- •21.4. Корректирующий код Хэмминга
- •21.5. Циклические коды
- •21.6. Циклический код Файра как средство коррекции пакетов ошибок
- •Контрольные вопросы к главе 21
- •ЗАКЛЮЧЕНИЕ
- •Приложение 2
- •Приложение 3
- •Приложение 4
- •Приложение 5
- •Приложение 6
- •Приложение 7
- •Приложение 8
- •Приложение 9
- •Приложение 10
- •Приложение 11
- •Приложение 12
- •Приложение 13
- •Приложение 14
- •Приложение 15
- •Приложение 16
- •Приложение 17
- •Приложение 18
- •Приложение 19
- •Приложение 20
- •Приложение 22
- •Приложение 23
- •Приложение 24
- •Приложение 25
- •Приложение 26
- •Предметный указатель
- •Список литературы
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
68 |
Структура 256-байтового кэша микропроцессора МС 68020 фирмы Моторола представлена на рис. 4.7. Здесь тег - признак, поле признака, от англ. tag - помечать.
4.6. Транспьютеры
Концепция параллелизма давно привлекала специалистов своими потенциальными возможностями повышения производительности ВС. В нашей стране с 60-х годов выполнялись теоретические, экспериментальные и промышленные разработки в этом направлении и было представлено обоснование построения массово параллельных систем на базе БИС. Суть параллельной обработки заключается в том, что в любой момент времени в активном состоянии находится сразу несколько процессов. Под процессом понимается программа либо её фрагмент в стадии выполнения. Параллельное выполнение двух или более процессов осуществляется, в частности, в многопроцессорных ВС (рис. 4.3). Первой промышленной разработкой, ориентированной на массово-параллельные системы, стали транспьютеры.
Транспьютер - это микрокомпьютер с собственной внутренней памятью (кэшем) достаточно большого объема, RISC-архитектуры, имеющий в своём составе независимые двунаправленные коммуникационнне каналы (линки), способные выполнять обмен данными с периферийными устройствами одновременно с вычислениями в центральном процессоре.
Первый транспьютер типа Т414 был представлен фиромой Inmos Inc., Великобритания, в 1983г. Его основные характеристики: разрядность 32 бит, объём внутренней памяти 2 Кбайт, число линков - 4, скорость обмена по линку: 5, 10, 20 Мбит/с, тактовая частота внешняя 5 МГц, внутренняя 15 МГц, производительность 10• 106 оп/с. Затем были выпущены модификации с большим объёмом памяти - 4К и более высокой тактовой частотой - Т424, Т425 на 20, 25 и 30 МГц; 16-ти разрядные модификации - Т212, Т222; транспьютеры со встроенным устройством выполнения операций с плавающей точкой -Т800, Т801, Т805, производительностью до 30• 106 и 4,3• 109 оп/с. В настоящее время выпускается ряд устройств транспьютерного семейства, к числу которых относятся микросхемы М212 - контроллер накопителя на жёстких магнитных дисках (НЖМД) стандарта SТ506; G412 - графический контроллер; С004 - программируемые 32-канальные коммутаторы и другие.
Высокая степень “функциональной самостоятельности” транспьютера и простота интеграции позволяют в короткие сроки воздавать системы на их основе. Коммуникационные каналы транспьютера могут осуществлять обмен данными одновременно с вычислениями, практически не снижая производительности процессора. Благодаря этим качествам, системы на основе транспьютеров обладают высоким значением показателя эффективности - отношения производительность/стоимость.
Транспьютер относится к классу RISC -процессоров. Его система команд ориентирована на поддержку языка высокого уровня - ОККАМ, предназначенного для программирования многопроцессорных систем. Это язык параллельного программирования, позволяющий задавать параллельные вычисления в соответствии с моделью взаимодействующих последовательных процессов. Программа на языке ОККАМ представляет собой совокупность процессов, выполняющихся асинхронно и параллельно и взамодействующих в ходе обмена данными по принципу «рандеву» (рис. 4.15). В транспьютере данная модель параллельных вычислений поддерживается благодаря наличию аппаратно реализованного диспетчера, обеспечивающего выполнение параллельных процессов в режиме квантования времени. Причём, количество одновременно выполняемых процессоров не ограничено.
Мультипроцессорная система на базе транспьютеров представляет собой совокупность транспьютеров, соединённых линиями связи непосредственно с помощью линков или через коммутатор.
Программирование многопроцессорных ВС на базе транспьютеров существенно упрощается благодаря тому, что одинаковая модель параллельных вычислений
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
69 |
поддерживается как внутри отдельного транспьютера, так и в рамках ВС в целом. Благодаря этому программа, разрабатываемая для многопроцессорной ВС, может быть отлажена на одном единственном процессоре, а затем перенесена на сеть транспьютеров без существенных преобразований.
Обобщённая структурная схема транспьютера Т800 приведена на рис. 4.8. На этом же рисунке показано и ВЗУ ёмкостью до 4Гбайт, входящее в единое адресное пространство. В зависимости от модели, транспьютер состоит из 32 или 16-разрядного центрального процессора, интерфейса внешней памяти, 2 или 4-х двунаправленных каналов - линков, программируемого блока событий, таймера, внутреннего ОЗУ ёмкостью 2 или 4 Кбайт, блока режимов работы линков, блока системных функций. Некоторые модели могут содержать 64-разрядное устройство операций с плавающей точкой (встроенный сопроцессор) и/или интерфейсные схемы периферийных устройств, таких, как НЖМД, дисплей, сетевой адаптер. Контроллеры внешних устройств обычно выполняются на кристалле вместо двух линков.
Сопроцессор |
|
Центральный процессор |
|||
обработки чисел с |
|
Регистровый |
|
||
плавающей точкой |
|
|
стек |
|
|
|
|
|
A |
Рг |
|
Таймер |
|
|
B |
операнда |
|
|
|
C |
|
||
|
|
|
Буфер |
||
Блок |
|
|
I |
||
|
|
W |
команды |
||
системных |
|
Указатели: |
|
||
функций |
|
команды |
|
||
|
|
|
|||
Бл. режимов |
|
раб. обл. |
|
||
работы |
|
|
даных |
|
|
линков |
|
|
конца |
|
|
|
|
очереди |
|
||
Линк 1 |
|
процессов |
|
||
|
|
начала |
|
||
|
|
|
|
||
|
|
очереди |
|
||
Линк 2 |
|
процессов |
|
||
|
|
|
|
||
|
ОЗУ |
|
|
||
Линк 3 |
|
|
|
|
|
|
данные |
пространство |
Рабочая область |
||
Линк 4 |
и команды |
||||
|
|
||||
|
|
процесса 1 |
|||
|
|
|
|||
Блок |
|
|
Команды след. |
||
событий |
Командыи |
адресноеЕдиное |
|||
|
процесса |
||||
|
|
|
|||
Интерфейс |
|
|
|
|
|
ВЗУ |
|
|
Следующая |
||
|
|
|
|||
|
|
|
команда |
||
|
|
|
|
ВЗУ |
Рис. 4.8. Обобщенная структурная схема транспьютеров типа Т800
Центральный пpoцeсcop транспьютера работает на тактовой частоте до 30 МГц, Аппаратный диспетчер (планировщик) ЦП организует одновременное (в режиме разделения времени) выполнение нескольких процессов. Каждому процессу в момент его создания в едином с ВЗУ адресном пространстве выделяется выровненная на границу слова рабочая область памяти и устанавливается приоритет. Здесь реализована двухуровневая схема приоритетов; “0” - высокий приоритет, “1” - низкий. Объединение адреса рабочей области и приоритета образует дескриптор процесса. Для выполняемого процесса регистр 1 содержит адрес следующей команды, регистр W содержит его дескриптор.
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
70 |
Низкоприоритетные процессы выполняются в течение не более чем 32 периодов низкоприоритетного таймера, после чего процесс помещается в конец очереди активных низкоприоритетных процессов, а диспетчер планирует выполнение следующего процесса. Сначала просматривается очередь высокоприоритетных процессов, затем - низкоприоритетных.
Регистр W указывает на рабочую область процесса, а в регистре-указателе команды 1 находится адрес следующей выполняемой команды. РОН А, В, С образуют регистровый стек - память с дисциплиной доступа LIFO (от Last in, first out). АЛУ выполняет логические
иарифметические операции над операндами, содержащимися в регистровом стеке. Операнды помещаются в стек через его вершину - регистр А. При загрузке данных в А его содержимое переносится в В, содержимое В в С, а содержимое последнего теряется. Результаты операций также формируются в регистре А, при этом содержимое регистра С “выталкивается” в регистр В и становится неопределённым.
Сопроцессор состоит из двух блоков: блока мантиссы и блока порядка со своими АЛУ
инаборами регистров А, В, С. Все команды с плавающей точкой подразделяются на два класса: полностью самостоятельные команды, никак не влияющие на состояние центрального процессора, и команды, пересылающие результаты в ыполнения операции в ЦП.
После передачи команды на исполнение в сопроцессор, ЦП продолжает выполнение потока команд, если эта команда относится к первому классу, или ожидает получения результата, если это команда второго класса.
Блок режимов работы линков позволяет задавать скорость передачи по линкам: 5, 10, 20 Мбит/с.
Блок событий выполняет преобразование внешних логических уровней на его входе в байтовое сообщение со значением “0” или “1”, передаваемое по внутренней шине. Поэтому программно блок событий воспринимается как специальный канал, отличающийся от обычного канала тем, что из этого канала можно только читать. Обычно этот блок используется для регистрации внешних прерываний в ВС.
Последней разработкой Inmos является транспьютер Т9000. Его основные технические характеристики: производительность 200• 106 оп/с; объём кэш-памяти 16 Кбайт; число линков - 4; скорость обмена по линку 100 Мбит/с. Для возможности использования в ВС Т9000 совместно с транспьютерами прежнего поколения разработана микросхема С100, выполняющая согласование электрических характеристик и преобразование формата передаваемых по линкам данных. В целях увеличения числа физических связей транспьютера Т9000 разработан программируемый коммутатор С104, осуществляющий передачу с любого из 32-х входов на любой из 32-х выходов.
Примером отечественной разработки транспьютероподобных процессоров являются микропроцессоры серии «Квант». Это 32-разрядный RISC-процессор с высокой степенью внутреннего параллелизма процессов, конвейерным выполнением команд, с наличием линков. Были выпущены две модификации МП: «Квант-10» по технологии 2,5 мкм на трёх кристаллах и «Квант-20» по технологии 1,5 мкм на одном кристалле. В настоящее время успешно эксплуатируются системы, содержащие до 64-х процессоров типа «Квант». На многих задачах вычислительного характера микропроцессор «Квант» успешно конкурирует
сМП 1860 фирмы Intel.
Фирмы, известные производители серверов и работах станций HP, SUN, SG, IBM, NСР, осознав невозможность наращивания производительности в рамках традиционных однопроцессорных конфигураций, приступили к выпуску мультипроцессоров с числом процессоров до 128.
Термин «транспьютер», произошедший в результате объединения слов «транзистор» и «компьютер», отражает основную область его применения - массово-параллельные вычислительные системы, в которых он играет роль базового вычислительного элемента.
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
71 |
4.7.Развитие новых архитектурных принципов
Впроцессоре традиционной фон-Неймановской архитектуры последовательно обрабатываются одиночные элементы данных - скалярные величины. Такие процессоры получили название скалярных процессоров. Архитектура скалярного процессора представлена на рис. 4.9, а). Поскольку на процессор поступают одиночный поток команд и одиночный поток данных, такая архитектура называется ОКОД.
При реализации принципа параллельной обработки возможны три варианта архитектур: ОКМД - одиночный поток команд, множественный поток данных; МКМД - множественный поток команд, множественный поток данных; и архитектура МКМД с коммутационной матрицей (рис. 4.9 б, в и рис. 4.10).
ВОКМД машине одна и та же операция выполняется одновременно над разными данными.
УУ |
поток |
Процессор |
поток |
УУ1 |
поток |
Процессор 1 |
поток |
команд |
данных |
команд 1 |
данных 1 |
||||
а) ОКОД |
|
|
УУ2 |
поток |
Процессор 2 |
поток |
|
|
|
Процессор 1 |
поток |
команд 2 |
данных 2 |
||
|
|
данных 1 |
|
|
|
|
|
УУ |
поток |
Процессор 2 |
поток |
УУn |
поток |
Процессор n |
поток |
команд |
данных 2 |
команд n |
данных n |
||||
б) ОКМД |
|
|
в) МКМД |
|
|
||
|
поток |
|
|
|
|
||
|
|
Процессор n |
|
|
|
|
|
|
|
данных n |
|
|
|
|
Рис. 4.9. Типы архитектуры ЭВМ: а) традиционная, скалярной обработки данных; б), в) - параллельной обработки
Управляющ. процессор
Коммутац. Память матрица
Процессор 1 |
Процессор 2 |
Процессор n |
Рис. 4.10. Архитектура ЭВМ с параллельной обработкой типа МКМД с коммутационной матрицей
Элементной базой МКМД машины с успехом служит транспьютер Inmos Т414. В МКМД машине содержится множество пар процессор-память и отсутствует центральное устройство управления, то есть объединяется множество независимых ЭВМ, каждая со своей памятью, способных одновременно выполнять несколько различных операций.
Архитектура МКМД, включающая множество подчинённых процессоров, которые могут быть по-отдельности подключены к общей памяти с множественньм доступом через коммутационную матрицу, управляемую ведущим процессором, приведена на рис. 4.10. Такая архитектура применена в мини-супер ЭВМ. Рассмо трим эту архитектуру подробнее.
МКМД машины с коммутационной матрицей, иногда называемые Connection machine, служат для обработки больших информационных массивов данных, чаще всего встречающихся при манипулировании матрицами в научных исследованиях. Элементами матриц являются векторы в отличие от скалярных величин, обрабатываемых на ЭВМ традиционной ОКОД архитектуры. В случае единообразной обработки таких упорядоченных
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
72 |
последовательностей данных существенный выигрыш даёт использование конвейерной обработки. Векторная обработка увеличивает производительность процессорных элементов, но требует наличия полного параллелизма в ходе обработки задач. Векторная ЭВМ имеет раздельные векторные процессоры или конвейеры, одна команда выполняется в машине над несколькими элементами данных - векторами. В супер ЭМВ нового типа применяются одновременно и скалярные и векторные процессоры (рис. 4.11).
Соединения процессоров с памятью могут быть осуществлены не только в виде шин, но и в виде колец, кубов и матриц (рис. 4.12). На рис. 4.13 приведена архитектура МКМД машины на базе транспьютеров Т414, соединённых в тороидальную матрицу сетью связи. Элементарный прцессор - ЭП - включает в себя АЛУ и память, сеть связи между ЭП позволяет осуществлять обмен информацией мезду любыми ЭП. Поток команд поступает на матрицу ЭП от единого управляющего устройства.
Сетевая связь обладает малой степенью связанности составных частей. Элементарные процессоры взаимодействуют между собой с помощью коммутационного программного обеспечения через сеть межсоединений. Более сильная связанность - в системах с кластерной связью, в которых периферийные устройства - накопители, видеоустройства, терминалы - объединены в группы - кластеры и снабжены общим контроллером (рис. 4.14). В ВС с кластерной связью несколько автономных ЭВМ, снабженных каждая собственной операционной системой, также могут объединяться в кластер. В системах с сильными связями процессоры объединены посредством системной шины.
|
Исполнительные устройства |
||
|
Векторные ИУ |
||
|
|
|
УУ |
|
Память команд |
||
Коммутатор |
|
Процессор 1 |
|
|
|
ОЗУ |
|
1 |
|
|
|
|
|
Процессор К |
|
|
|
|
ОЗУ |
|
|
Скалярные ИУ |
|
|
Микро- |
|
Процессор |
|
|
ОЗУ |
|
|
процессор 1 |
||
|
Память команд |
||
Коммутатор |
|
|
|
|
|
|
|
2 |
МП 2 |
|
|
МП N
Канал передачи данных
Ассоциативная память
Модуль 1
Буферная память
Модуль n
Коммутатор
3
Рис. 4.11. Структурная схема суперкомпьютера нового типа
Глава 4. Тенденции развития архитектуры и аппаратного обеспечения ЭВС |
73 |
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) |
б) |
в) |
г) |
Рис. 4.12. Типы соединений процессоров с памятью: шина, кольцо, куб, матрица
ЭП1
ЭП2
УУ
Рис. 4.13. МКМД архитектура на базе Т414, соединенных в тороидальную матрицу
|
|
Слабая |
||
|
Сетевая |
связанность |
||
Сетевое ПО |
Сетевое ПО |
|
|
|
|
|
|||
связь |
|
|
||
|
|
|
|
|
|
Кластерная |
|
|
|
Операц. |
Операц. |
|||
система |
связь |
система |
|
|
|
Системная |
|
|
|
Системная |
Системная |
|||
память |
шина |
память |
|
|
|
|
Сильная |
||
|
|
связанность |
Рис. 4.14. Степени связанности и уровни связанности в многопроцессорных ВС
Процессор 1 |
|
Память 1 |
Процессор |
|
Процессор |
|
|
память 1 |
|
память n/2+1 |
|||
|
|
|
|
|||
Процессор 2 |
Коммутаци- |
Память 2 |
Процессор |
Коммутаци- |
Процессор |
|
онная |
онная |
|||||
память 2 |
память n/2+2 |
|||||
|
сеть |
|
сеть |
|||
|
|
|
|
|||
Процессор n |
|
Память n |
Процессор |
|
Процессор |
|
|
память n/2 |
|
память n |
|||
|
|
|
|
|||
|
а) |
|
|
б) |
|
Рис. 4.15. Архитектура многопроцессорных ВС со слабой связанностью а) “танцевальный зал”; б) “рандеву”