Выполнение во времени команд приведено на рис. 4.4.

При выполнении команды пересылки MOVE используется содержимое регистра R2, которое формируется лишь по окончании его обработки командой инкремента, поэтому два цикла - четвертый и пятый затрачены на ожидание. Конвейер останавливается на время двух этапов арифметической обработки, происходящей на этапе команды деления.

Для грубой оценки повышения производительности при использовании конвейеризации принимается, что самым медленным участком конвейера является блок (д), в котором происходит выполнение операции, предписываемой командой. Увеличение производительности равно сумме средних значений времени работы всех блоков конвейера, деленной на среднюю величину времени работы самого медленного участка конвейера для заданной комбинации команд.

При выполнении команд переходов или обращений к подпрограммам нарушается последовательность событий. Тогда необходимо конвейер частично или полностью опорожнить от команд, выполнение которых началось, и повторно его заполнить. При выполнении «коротких» команд некоторые блоки конвейера не используются. Кроме того, одни из блоков работают медленнее других, снижая производительность конвейера. Доля команд, на которых нарушается естественная последовательность выполнения программ, обычно составляет 15 - 30% от общего количества.

Недостатком вычислительных средств с конвейерной обработкой является сложность управляющего устройства - управляющего процессора. Он должен вести учёт операций, выполняемых одновременно.

Конвейерная обработка применяется в ВС, построенных на базе секционированных многокристальных МП типа К 1810, К 1804, в супер-ЭВМ Сrау 4-MР и других.

4.4. Архитектура процессоров с сокращенным набором команд

Набор команд центрального процессорного устройства - операционного процессора микропроцессорных комплектов содержит от 90 до 303 команд (супермини-ЭВМ VAX 11/ 780). Компьютеры с сокращенным набором команд - КСНК, или, иначе RISC-процессоры (от Reduced instruction set command) содержат 30 - 50 команд в наборе. Это достигается тем, что для выполнения наиболее часто встречающихся в алгоритмах микропрограммного управления переходов в устройство управления введены некоторые дополнительные средства. Наиболее часто повторяющиеся переходы приведены на рис. 4.5:

а) безусловный переход от адреса А i по адресу А j ,

б) условный переход по адресу Aj при выполнении некоторого условия С и по адресу Ак при невыполнении этого условия,

в), г) выполнение циклов по условию - реализуется с использованием условного перехода по условию (в) или с помощью стека (г), то есть безадресной памяти,

д) выполнение циклов по заданному числу их повторений. Реализуется со счётчиком R числа повторений N, входящим в состав устройства управления,

е) условный переход к микропрограмме А j и возврат из неё по значениям условий С, ж) условный переход к микропрограмме Аj и возврат из нее по счётчику количества циклов, з) безусловный переход к микропрограмме Аj и возврат после её выполнения к основ-

ной программе, и) повторение выполнений микрокоманды подачей нулевого сигнала в счётчик/

инкрементор адреса.

тоже ниже. Так, RISC-процессору, состоящему из 50.000 транзисторов, соответствует 32разрядный МП традиционной архитектуры на 150.000 транзисторов. Цикл разработки RISCпроцессора короче, чем у МП традиционной архитектуры. Так, МП ARM фирмы Acorn был разработан всего за 18 месяцев.

Программы, написанные на языках высокого уровня, о помощью программы компилятора транслируются в абсолютный машинный двоичный код или иногда в язык Ассемблера. В табл. 4.1 представлены полученные из наблюдений частоты выполнения команд в ЭВМ со сложным набором команд.

Затем разработчиками была предпринята попытка исключения тех команд, без которых можно обойтись, повысив скорость выполнения наиболее часто используемых команд путем реализации управляющего прцессора частично на ПЗУ микрокоманд (от 256 до 4К 40-битных слов), а частично на блоках с «жёсткой» логикой управления.

KСHK типа III-83 - K1883 был выпущен совместно СССР и ГДР на базе 8• n-разрядных секций с микропрограммным управлением, выполненных по n-МДП технологии. Фирмой TI&CОC в 1988 году выпущен RISC-процессор с конвейерной обработкой, производительностью 200• 106 оп/с на базе арсенид-галлиевых интегральных микросхем.

4.5. Применение кэш-памяти и повышение пропускной способности

Для выполнения конвейерной обработки в MПC команды и/или данные, заранее выбранные из общей памяти (опережающая выборка), размещаются в промежуточном ЗУ - кэш-памяти (от английского сасh - карман). Это быстродействующее ЗУ в одном кристалле с МП либо внешнее по отношению к нему представляет собой высокоскоростной буфер между процессором и низкоскоростной внешней памятью - ВЗУ.

На рис. 4.6 представлена структурная схема RISC-процессора типа Ridge System 32; кэш-память ёмкостью 4К имеет время доступа tдост=120нс. В кэше хранятся: команды, данные; организация кэш-памяти - с произвольной выборкой, поэтому в ней размещают командные циклы с входящими в них командами переходов. Это позволяет избежать большого числа циклов ожидания при работе с памятью через системную шину.

Блок выборки команд осуществляет опережающую выборку команд из основной памяти или из кэша и помещает их в дополнительное буферное ЗУ - БЗУ. Команды, выполнявшиеся последними, остаются в кэше, чтобы обеспечить быстрый доступ к ним при выполнении циклов. Конвейеризация совмещает операции выборки, декодирования и собственно выполнение операции. В среднем в каждом цикле выполняется одна команда, для чего потребовалось больное число регистров РОН. Обращение считается удачным, если необходимая информация находится в кэше. При ёмкости кэша 4К и длине строки 4 байта вероятность удачного обращения Рудач=80%, при удвоении строки Рудач=85%, при следующем удвоении длины строки кэша Рудач повышается лишь до 87%.