5.4. Структуры матриц накопителей информации

Статические ОЗУ на биполярных транзисторах представляют собой матрицу запоминающих элементов, которая и является основой ОЗУ. На одном кристалле биполярной БИС можно расположить, например, ОЗУ на 4096 бит с временем выборки менее 60 нс. Построение (организация) матрицы определяется способом выборки (опроса) ЗЭ при записи или считывании.

В структурной схеме матрицы с пословной выборкой и одной ступенью дешифрации (рис 5.11, а) одна строка образует слово из m разрядов.

Рис. 5.11. Структурные схемы матриц накопителей информации: а - с пословной выборкой и одной ступенью дешифрации; б - с двухкоординатной выборкой и двумя ступенями дешифрации

(с поразрядной выборкой)

На схеме символами А1, А2, ..., Аn обозначены адресные, а Р1, Р2, ..., Рm - разрядные шины. Как видно из схемы, адресные шины связаны с каждым ЗЭ одного слова, в то время как разрядные шины имеют связь с ЗЭ одноименного разряда всех слов. При наличии в адресной шине Аi сигнала выбора i-го слова, состояние каждого из ЗЭ в этом слове может быть считано по разрядным шинам Р1 - Рm. В режиме записи информации по выбранному адресу Ai на разрядные шины Р1, Р2, ..., Рm подаются электрические сигналы «0» и «1», составляющие двоичный код записываемого слова, которые попадут соответственно на каж-

дый из ЗЭ i -й строки: ЗЭi1, ЗЭi2, ЗЭi3, ... ЗЭim.

На рис. 5.11, а не показаны устройства управления матрицей (дешифратор с адресными формирователями, усилители считывания и записи), которые для повышения надёжности работы ОЗУ изготовляются на одном кристалле с матрицей.

Всхеме двухкоординатной матрицы накопителя информации с двумя ступенями де-

шифрации (рис. 5.11, б). ЗЭ выбирается с помощью двух адресных шин: Х1, Х2, ..., Хn и У1, У2, У3, ..., Уm. Например, при наличии сигнала на адресных шинах Х1, Y1 будет выбран только ЗЭ1. Его состояние можно считывать по общей для всех элементов разрядной шине ШР. Чтобы записать «1» в выбранный ЗЭ, по разрядной шине необходимо подать сигнал, соответствующий уровню логической «1». Эта организация матриц позволяет оперировать mn одноразрядными словами, что позволяет гибко менять разрядность слов при проектировании.

Вматрице памяти, приведённой на рис. 5.11, б, из трёх координат, которые являются входами для каждого элемента памяти, две ( Х и У) используются для выбора ячейки или

мационному входу. В зависимости от сочетания значений управляющих сигналов микросхема может работать в одном из режимов: записи, считывания или хранения. Наличие сигнала СЗ с уровнем «1» определяет режим хранения. При этом выход принимает высокоомное состояние, при котором он электрически отключен от приёмника информации. При обращении к микросхеме для записи или считывания информации необходимо подать разрешающий обращение сигнал CS=0 и сигнал W/R с соответствующим режиму уровнем - »1"-запись, «0» - считывание.

Особенность данной микросхемы заключается в наличии сигнала ОЕ-разрешения на выход, то есть разрешения на считывание информации при СS=0. Сигнал ОЕ не является обязательным для микросхемы со словарной организацией. Например, у микросхем серии К132РУ8 с организацией 1Кх4 бита этот сигнал отсутствует.

На рис. 5.14 приведены типовые временные диаграммы записи и чтения микросхемы памяти КР537РУ10 с информационной ёмкостью 2Кх8-разрядных

слов. На рис. 5.15 приведено условное обозначение этой БИС. (RAM - от random access memory).

При создании ОЗУ большой информационной емкости необходимо объединить БИС, наращивая их суммарную ёмкость. Для примера возьмём 4 микросхемы с информационной ёмкостью 16х4-разрядных слов. Их можно объединить тремя способами, получая модульные ОЗУ с суммарной ёмкостью 256 бит, но разной организации:

-64х4-разр. слов,

-З2х8 разр. слов,

-16х16-разр. слов.

От способа объединения микросхем памяти в модульном ОЗУ зависят основные характеристики модуля памяти, такие, как быстродействие, потребляемая мощность, габариты, количество выводов, надёжность функционирования. Конструктивно модуль памяти представляет собой объединенные на плате микросхемы памяти и электроники обрамления: дешифраторы выбора кристалла, выбора модуля, формирователи адресные, разрядные и кода операции, устройство управления.

Модули памяти могут быть объединены в блоки, а блоки- в шкафы или стойки ОЗУ. Модульная организация ОЗУ позволяет повысить быстродействие.

Эффективность быстродействия ЗУ определяется количеством обращений, обрабатываемых в единицу времени. Повышение, эффективности достигается за счёт организации параллельной работы модулей. Эффективность зависит, таким образом, от количества модулей; памяти, организации устройства коммутации модулей и, конечно, от организации процесса вычисления в ЭВМ. В машинах с параллельной обработкой нескольких команд (с распараллеливанием операций) и в многопроцессорных системах возможны независимые, параллельные обращения в оперативную память.

Рассмотрим два способа организации модульных ЗУ: ЗУ с коммутатором, роль которого выполняет мультиплексор, и ЗУ с опережающей выборкой. На рис. 5.16 приведена структурная схема модульного ОЗУ с мультиплексированием адреса. Здесь повышение эффективного быстродействия достигается введением мультиплексора. Каждому запоминающему модулю (ЗМ) соответствует один или несколько буферных информационных регистров БИРг. Признаком, определяющим приоритет обращений, служит порядок их поступления в коммутатор. При выдаче информации заявка на выдачу обрабатывается блоком связи только при условии выдачи информации по всем предыдущим обращениям. Такая организация приоритетности обращений осуществляется с помощью счетчика, обращений: с каждым обращением в Сч.обращ. добавляется «1», а обращению присваивается показание Сч.обращ., являющееся приоритетным признаком и хранящееся в буферном ЗУ. Эффективное быстродействие Тобр/Тэф возрастает с увеличением количества модулей и количества БИРг коммутатора при одной и той же информационной емкости ОЗУ, что видно на рис. 5.17.