Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Центральные и переферийные устройства электронно вычислительных средств.pdf
Скачиваний:
284
Добавлен:
02.05.2014
Размер:
6.14 Mб
Скачать

Глава 5. Оперативная память

 

 

 

91

В модульном ОЗУ с опережающей выборкой (рис. 5.18) ячейки памяти разнесены по

разным модулям. Здесь применена сквозная адресация: «нулевой» адрес расположен в нуле-

вом 3М, первый- в первом ЗМ и так далее. При обращении по какому-либо адресу автомати-

чески подготавливается обращение по нескольким следующих адресам. Обращения к моду-

лям можно совместить по времени, если обращение к ОЗУ происходит без нарушения пос-

ледовательности адресов. Такую организацию ОЗУ целесообразно применять в ЭВМ с рас-

параллеливанием операций.

 

 

 

 

5.6. Структура построения БИС динамических ОЗУ

 

 

Для динамических запоминающих микросхем структурные схемы подобны вышерас-

смотренным и дополнены схемой регенерации. С этой целью введены усилители восста-

новления, число которых равно числу разрядов кода слова. Усилители подсоединены к ин-

формационным входам матрицы. Микросхемы динамических ОЗУ отличаются от микро-

схем статических ОЗУ большей информационной ёмкостью, что обусловлено меньшим ко-

личеством компонентов в одном ЗЭ и, следовательно, более плотным их размещением в

полупроводниковом кристалле.

 

 

 

 

ША

 

 

 

 

ДШ ЗМ

 

 

 

БМУ

БМУ

 

БМУ

 

ЗМN

ЗМ1

+1

ЗМ0

+1

+1

 

 

 

1

 

1

 

 

 

СчА ЗМ N

 

СчА ЗМ 1

 

СчА ЗМ 0

 

 

 

 

0

N

1

1

 

N+1

ЗМN

 

ЗМ1

 

ЗМ0

№ ЗМ

 

 

 

 

 

 

ШД

 

 

Рис. 5.18. Структура модульного ОЗУ с опережающей выборкой

При построении модуля динамического ОЗУ предусматривается специальный цикл регенерации, который представляет собой цикл считывания по адресу регенерации. Адрес регенерации формируется счетчиком, разрядность которого определяется разрядностью кода адреса строк. Число циклов регенерации равно числу строк в матрице. Поскольку регенерация осуществляется одновременно во всех ЗЭ выбранной строки, цикл обращения к матрице реализуется при отсутствии разрешающего сигнала ВМ, когда разрядные шины изолированы от шины ввода-вывода.

Время, необходимое для регенерации одной строки, равно длительности цикла считывания. В это время обращение к микросхеме запрещено. Для регенерации m строк требуется время mxtсч , что составляет часть от периода регенерации Трег, равного 1-2 мс. В част-

Глава 5. Оперативная память

92

ности, для модулей ОЗУ на БИС К565РУ1 время занятости на регенерацию составляет 1,3% общего времени работы ОЗУ. Микросхемы К565РУЗ, РУ5 и РУ6 построены по такому же принципу, как и микросхема К565РУ1 (pис. 5.19), но имеют некоторые особенности, в частности, в их структуре предусмотрен мультиплексор адресного кода. Адресация осуществляется в два такта: вначале в ИС вводят адрес строки, а затем столбца. Ввод той или другой половин адресного кода сопровождается стробирующими сигналами RAS и CAS соответственно. На рис. 5.20 - временные диаграммы работы микросхемы типа КР565РУ6 в режимах записи, считывания и регенерации.

Существует несколько способов регенерации информации в динамическом ОЗУ. Наибольшее распространение получил способ равномерно распределённой регенерации, когда время регенерации Трег разбивается на равные интервалы времени с длительностью tрег=Tрег/ mp, где mp - число строк ЗЭ в ОЗУ. В конце каждого интервала формируется цикл регенерации, осуществляющий восстановление информации в одной из строк матрицы ЗЭ.

Другим способом является пакетная, или групповая, регенерация, в соответствии с которой в конце каждого Трег формируются mp циклов регенерации. При этом получается выигрыш во времени но и более высокий уровень помех в шинах электропитания по сравнению с равномерно распределённой регенерацией.

а0

 

а0

 

 

 

 

x1...x32

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а5

 

 

 

Матрица 32х46

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а1

 

 

 

 

 

 

 

 

 

 

 

 

 

а0

ДешифраторХ Ключивыборки

 

 

 

 

 

 

 

 

 

 

 

 

 

 

РегистрХ

строк

 

Селектор опорной

строки

 

 

 

Опорная строка 2

 

 

 

а5

 

 

 

 

 

 

а2

 

 

 

 

 

 

 

 

 

 

 

Опорная строка 1

 

 

а3

 

 

 

 

Ф1

 

 

 

 

Ф2

Усилители считывания

 

 

 

 

 

 

 

 

 

 

Регенер.

 

 

а4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а5

 

 

 

 

 

 

 

а5

 

 

 

Матрица 32х64

 

 

 

 

а5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

x ...x

 

 

 

 

 

 

 

 

 

 

 

 

Ф1

 

 

33

64

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Выбор

 

 

 

 

 

1

 

 

64

 

 

 

 

 

 

строки

 

 

 

 

Ф3

 

 

 

 

 

 

 

 

 

Выбор

 

Ключи выборки

 

 

 

 

 

 

 

 

 

 

 

 

ТС

 

1

 

 

 

 

разряда

 

 

 

столбцов

 

 

 

 

 

 

 

 

 

 

 

 

Дешифратор Y

 

 

Разреш.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

обращ.

 

 

 

 

 

 

 

 

 

 

а6

а6

 

а11

а11

 

к адресу

1

 

 

 

 

 

 

 

 

 

 

ВМ

 

 

 

 

 

 

 

 

 

 

 

Регистр Y

 

 

Разреш.

 

 

 

& Ф

 

& Ф

 

 

 

 

 

 

 

обращ.

 

 

 

 

 

 

 

 

 

 

 

 

по инф.

Ф1

Ф2

 

 

3

 

 

3

а6

а7

а8

а9 а10 а11

 

 

входу и

 

 

 

 

 

 

 

 

выходу

 

 

 

 

 

 

 

 

Ф4

 

 

 

 

 

 

 

 

 

Ф1

Ф2

 

 

Ф3

 

 

 

 

 

 

Запись/

 

 

 

 

 

 

 

 

 

 

 

&

 

 

Управляющие

 

 

 

 

 

 

 

 

 

считыв.

 

 

 

сигналы

 

Ф4

 

Вывод

 

 

Ввод

 

 

 

 

 

 

 

 

 

Разреш.

F

 

 

 

D

 

ВМ

 

 

 

 

 

 

 

вывода

 

 

 

 

Рис. 5.19. Структурная схема БИС типа К565РУ1 динамического ОЗУ

Глава 5. Оперативная память

 

 

 

 

93

 

ТЦ

 

RAS

τ

ras=250 нс

RAS

 

 

 

 

 

 

 

 

CAS

 

t

A

A0-A6

t

 

 

 

 

 

A

 

 

 

 

в)

A0-A6

A7-A13

 

 

 

W/R

 

 

a)

 

 

 

 

 

 

 

DI

 

 

 

 

 

A

 

 

 

 

 

W/R

 

 

б)

 

 

 

 

 

 

 

DO

 

 

 

 

 

Рис. 5.20. Временные диаграммы работы БИС КР565РУ6 в режиме: а - записи; б - считывания; в - регенерации

ВхД

 

 

 

РгВхД

А

 

МлА

Н

РгА

 

ОБР

 

 

RAS

БМУ

ДШТС

БФТС

 

ЗАП

 

 

CAS

РГН

БВД

БФСЗ

 

ГРгН

 

СчА РгН

 

 

РгВыхД

ВыхД

Рис. 5.21. Базовая схема для ОЗУ на базе динамических БИС памяти

Глава 5. Оперативная память

94

На рис. 5.21 показана базовая схема для ОЗУ на динамических БИС памяти. Работа схемы осуществляется следующим образом. Код адреса обращения принимается регистром адреса РгА, далее часть разрядов адреса поступает на входы мультиплексора адреса МлА, а другая их часть -на входы дешифратора тактовых сигналов ДшТС. При подаче на блок местного управления БМУ сигнала обращения.

ОБР сначала запускается блок выработки временной диаграммы БВД, а затем МлА и блок формирования тактовых сигналов БФТС RAS и CAS. В результате на блок накопителя Н поступают мультиплексированные разряды кода адреса и один из сигналов RAS или САS. При этом, если на входе БМУ отсутствует сигнал записи ЗП, то в ОЗУ реализуется режим считывания информации, которая из Н поступает на регистр выходных данных РгВыхД и далее - на процессор. При наличии на входе БМУ сигнала ЗП запускается в режиме обращения блок формирования сигнала записи БФСЗ и в Н производится запись информации из регистра данных РгВхД.

При наличии импульса на выходе генератора регенерации ГРгн, работающего с периодом Трегрег/mp, где mp - число строк элементов памяти в ДОЗУ, к состоянию счётчика адресов регенерации СчАРгн прибавляется 1. Код адреса регенерации поступает из СчАРгн в МлА и после запуска БЕД - далее в блок накопителя Н. Из ОЗУ в процессор видаётся признак регенерации РГН. При этом ВФТС формирует тактовые сигналы RAS, поступающие одновременно на все БИС ЗУ блока накопителя. Формирование тактовых сигналов САS в цикле регенерации не является обязательным.

Необходимым условием правильного функционирования ОЗУ на БИС памяти динамического типа является нормальное завершение любого рабочего цикла. Для этого требуется, чтобы между сигналами ОБР и РГН не возникало конфликтных ситуаций, так как сигнал РГН, как правило, формируется асинхронно. Одним из способов устранения конфликтов является размещение генератора регенерации и счётчика адресов регенерации в процессоре. Это позволяет в максимальной степени приблизить источники сигналов ОБР и РГИ и устранить разницу в задержках распространения сигналов.

В цепях электропитания ДОЗУ возникают помехи, вызванные импульсным характером тока потребления БИС ЗУ динамического типа. Особенно велики помехи во время регенерации информации, так как в активном состоянии в этом режиме находятся все элементы, входящие в состав ОЗУ. При отсутствии специальных средств по снижению уровня помех амплитуда помех во время цикла регенерации достигает больших значений. Это уменьшает область устойчивой работы ОЗУ и может вызвать ошибки в информации при его функционировании.

Достаточно эффективным способом уменьшения помех на шинах электропитания БИС ЗУ является размещение в непосредственной близости от микросхем памяти высокочастотных керамических конденсаторов фильтров. Они гасят высокочастотные импульсные выбросы, возникающие по фронту и спаду сигнала RAS. Уменьшению уровня помех способствует также сокращение числа одновременно регенерируемах микросхем памяти. Возможны и другие способы.

Надёжность ОЗУ в большей степени определяется надёжностью микросхем памяти. Нарушение функционирования БИС ЗУ имеет постоянный либо кратковременный характер. Причиной постоянной неисправности является отказ - необратимый физический дефект ЗУ, устраняемый только при ремонте ОЗУ. Кратковременное же нарушение функционирования БИС ЗУ возникает вследствие сбоев, которые вызывают временное изменение логического состояния отдельных бит, правильное состояние которых восстанавливается при записи истинных данных - регенерации. Причиной сбоев ОЗУ являются упоминавшиеся помехи в цепях электропитания а также деградация параметров элементов памяти и a-частица. Для ОЗУ наиболее характерны отказы отдельных бит, а не строк и столбцов.