- •0.1. Понятие организации эвм.
- •Функция, структура и организация систем.
- •Основные факторы, влияющие на принципы построения эвм.
- •0.2. Содержание курса.
- •1. Представление информации в эвм.
- •1.1. Системы счисления.
- •1.1.1. Позиционные системы счисления.
- •Пример 1.1.
- •1.1.2. Двоично-кодированные системы счисления.
- •Пример 1.2.
- •1.2. Преобразование из одной системы счисления в другую.
- •1.2.1. Преобразование целых чисел. Метод деления.
- •Пример 1.7.
- •Метод деления.
- •Пример 1.8.
- •Пример 1.9.
- •1.3. Представление информации в эвм.
- •1.3.1. Двоичные числа.
- •1.3.2. Кодирование десятичных чисел и алфавитно-цифровой информации.
- •Пример 1.10.
- •Пример 1.11.
- •1.3.3. Логические значения.
- •1.4. Машинные коды.
- •1.4.1. Прямой код.
- •Пример 1.12.
- •1.4.2. Дополнительный код.
- •Пример 1.13.
- •1.4.3. Обратный код числа.
- •Пример 1.14.
- •1.4.4. Выполнение арифметических действий с кодами.
- •Пример 1.15.
- •1.4.5. Признаки переполнения разрядной сетки.
- •Пример 1.16.
- •Пример 1.17.
- •2. Синтез комбинационных устройств.
- •2.1 Логические переменные и функции.
- •Физическая природа.
- •Пример 2.1.
- •2.2 Элементарные функции.
- •2.2.1 Функции одной переменной.
- •Элемент повторения.
- •Элемент «не».
- •2.2.2 Функции двух переменных.
- •2.3 Функции многих переменных.
- •Примеры (2.2.) базисов:
- •Основные законы Булевского базиса:
- •Действия с константами «0» и «1»:
- •Правило введения и исключения лишних связок:
- •2.4. Задание функции комбинационных логических схем.
- •Пример 2.5.
- •Пример 2.6.
- •2.6. Минимизация нормальных форм булевых функций.
- •2.7 Минимизация с помощью диаграмм Карно.
- •2.8 Топологическая интерпретация правил минимизации.
- •Правила минимизации:
- •2) Коэффициент объединения по входу.
- •3) Быстродействие.
- •Пример 2.10.
- •2.9.1 Порядок синтеза комбинационных схем.
- •2.9.2 Элементы «и», «или», «не».
- •2.9.3 Элементы «и-не», «или-не».
- •Пример 2.14.
- •2.10. Цифровые устройства на программируемых бис с матричной структурой.
- •2.10.1. Матричная реализация булевых функций.
- •2.10.2. Программируемые логические матрицы (плм).
- •2.10.3. Другие структуры матричных бис.
- •Постоянные запоминающие устройства (пзу).
- •Пример 2.15.
- •Программируемая матрица вентилей (пмв).
- •Программируемые матрицы логики (пмл).
- •3. Построение цифровых устройств автоматного типа.
- •3.1. Понятие автомата.
- •3.2. Синтез абстрактных автоматов.
- •3.2.1. Определение абстрактного автомата.
- •3.2.2. Методы задания автоматов.
- •Задание автомата в виде графа переходов и выходов.
- •Пример 3.1.
- •Задание автомата в виде таблиц переходов и выходов.
- •Задание автомата в виде матриц переходов и выходов.
- •Табличная форма представления матриц переходов и выходов.
- •3.2.3. Минимизация числа внутренних состояний абстрактных автоматов.
- •3.3. Структурный синтез конечных автоматов.
- •3.3.1 Этапы структурного синтеза автоматов.
- •3.3.2. Кодирование символов алфавитов абстрактных автоматов.
- •С труктурная схема автомата.
- •Проблемы возникающие при кодировании.
- •Пример 3.2.
- •3.3.3. Получение кодированной таблицы переходов и выходов.
- •Пример 3.3.:
- •3.3.4. Определение функций внешних переходов.
- •3.3.5 Элементарные автоматы и их свойства.
- •3.3.6 Определение функций возбуждения элементарных автоматов.
- •Литература:
2.9.1 Порядок синтеза комбинационных схем.
1. Формулировка задания на проектирование комбинационной схемы.
2. Построение таблиц истинности.
3. Получение совершенных нормальных форм (СНФ): совершенной дизъюнктивной нормальной формы (СДНФ) и совершенной конъюнктивной нормальной формы (СКНФ).
4. Получение минимальных нормальных форм: минимальной нормальной дизъюнктивной формы (МДНФ) и минимальной конъюнктивной нормальной формы (МКНФ).
5. Преобразование минимальных нормальных выражений к форме, удобной для реализации с учётом характеристик элементной базы.
В случае необходимости следует:
а) учесть нагрузочную способность;
б) получить скобочную форму, учитывающую ограничения на число входов;
в) получить выражения, свободные от логических состязаний;
г) получить выражения в базисе выбранных логических элементов, например, преобразовать МДНФ или МКНФ в штрих Шеффера или стрелку Пирса, при использовании элементов «И-НЕ», «ИЛИ-НЕ»;
д) система функций должна реализовываться совместно.
2.9.2 Элементы «и», «или», «не».
Элемент «И» Элемент «ИЛИ» Элемент «НЕ»
1
1
Функции «И», «ИЛИ», «НЕ» образуют расширенный булевский базис, поэтому выражения для МДНФ или МКНФ могут использоваться сразу для построения схем. В случае отсутствия элементов с нужным числом входов, может потребоваться преобразование МДНФ или МКНФ к скобочному виду.
2.9.3 Элементы «и-не», «или-не».
Элемент «И-НЕ» Элемент «ИЛИ-НЕ»
a
&
1
F=a/b
b b
Запишем основные соотношения для штриха Шеффера и стрелки Пирса:
__ _ _
a / b = a b = a + b;
___ _ _
a↓ b = a v b = a b
Штрих Шеффера и стрелка Пирса функционально полны, поскольку:
___ _ _
a b = a / b = a ↓ b;
_ _ ___
a + b = a / b = a ↓ b.
_ __
a = a a = a / a.
&
a
a
_ __
a = a 1 = a / 1
&
+ E a
_ ___
a = a + a = a ↓ a
1
a
a
_ ____
a = a + 0 = a ↓ 0
a _
a
Штрих Шеффера и стрелка Пирса не являются ассоциативными операциями, то есть:
a / (b / c) a / b / c (a / b) /c;
a ↓ (b ↓ c) a ↓ b ↓ c (a ↓ b) ↓ c.
При реализации функций на элементах «И-НЕ», «ИЛИ-НЕ» после получения минимальных форм МДНФ и МКНФ, их необходимо представить в базисе «штрих Шеффера» и «стрелка Пирса».
Пример 2.11.
Преобразование функции в «штрих Шеффера»:
;
в «стрелку Пирса»:
Общее отрицание на элементе «ИЛИ-НЕ» может быть реализовано одним из вышеприведённых методов,
или
.
Чтобы не усложнять итоговое выражение, в дальнейшем отрицания переменных и общее отрицание будем сохранять.
Пример 2.12.
Преобразование функции в «штрих Шеффера»:
в «стрелку Пирса»:
При ограничении на число входов необходимо предварительно получить скобочную форму.
Пример 2.13.
Реализовать на двухвходовых элементах «И-НЕ»
Схема, реализующая эту функцию, изображена на рис. 2.22.
рис. 2.22.
2.9.4. Элементы И-ИЛИ-НЕ.
В число элементов микросхем различных серий входят элементы И-ИЛИ-НЕ (рис. 2.23):
а) элемент 2-3-2-3И-4ИЛИ-НЕ без дополнительных выходов для подключения расширителей по И; б) элемент 4-4И-2ИЛИ-НЕ с дополнительными выходами; в) расширитель по И ТТЛ серии. Они могут иметь входы для получения дополнительных схем И (расширитель по И).
Прежде чем определить порядок синтеза логических схем на этих элементах, решим следующую частную задачу.