- •Конспект лекций
- •1. Уровни детализации представления эвм
- •2. Основы булевой алгебры
- •6. Функция запрет по x1.
- •8. Функция неравнозначности (сумма по модулю 2, исключающее «или», xor)
- •9) Функция равнозначности (инверсия суммы по модулю 2)
- •3. Теоремы булевой алгебры
- •4. Синтез комбинационных логических схем в базисе с ограничениями
- •5. Дешифратор.
- •5.1 Синтез полного дешифратора.
- •5.2 Синтез неполного дешифратора.
- •6. Мультиплексор
- •7. Реализация функций на дешифраторах и мультиплексорах.
- •8. Элементы памяти. Триггерные схемы.
- •8.1 Асинхронный rs триггер (простейшая ячейка памяти)
- •8.2 Асинхронный триггер (базовая ячейка памяти)
- •8.3 Синхронный rs триггер.
- •8.4 Синхронный d триггер.
- •9. Регистры
- •9.1 Синтез параллельного статического регистра.
- •9.2 Синтез регистра для приема с нескольких направлений.
- •10. Счетчики
- •10.1 Синтез счетчиков с последовательным переносом
- •10.2 Синтез счетчиков с параллельным переносом.
- •11. Канонический синтез цифровых автоматов.
- •12. Структурный автомат.
- •13. Синтез управляющих автоматов
- •13.1 Уа Мура
- •13.2 Уа Мили
- •14. Шины.
- •15. Схемы сравнения
8. Элементы памяти. Триггерные схемы.
Триггер – это устройство, которое может находиться в одном из двух устойчивых состояний (0 или 1) в течении определенного промежутка времени, т.о. триггер – это простейшее устройство, для хранения одного бита информации.
Триггеры могут использоваться в схемах как отдельно, так и в составе устройств (регистров, счетчиков).
По законам функционирования триггеры делятся на 4 основных типа:
RS;
D;
JK;
T.
По способу синхронизации триггеры делятся на:
асинхронные;
синхронные.
Синхронные триггеры:
одноступенчатые;
двуступенчатые.
8.1 Асинхронный rs триггер (простейшая ячейка памяти)
Рассмотрим схему на двух элементах «2ИЛИ-НЕ» с обратной связью и выполним анализ ее функционирования с помощью таблицы истинности.
Наличие обратной связи обеспечивает время запоминания предыдущего состояния. Схема симметрична, но стандартна. Выход обозначается и . Эта схема является триггерной, а тип уточняется по таблице истинности.
Таблица истинности (прямая таблица переходов триггера)
x1 (R) |
x2 (S) |
Qt |
Qt+1 |
Сост |
0 |
0 |
0 |
0 |
Save |
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
1 |
Set |
0 |
1 |
1 |
1 |
|
1 |
0 |
0 |
0 |
Reset |
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
* |
Запр. комбинация |
1 |
1 |
1 |
* |
Определим активный уровень сигнала для базового элемента («ИЛИ-НЕ»):
1 – активный,
0 – пассивный.
1) x1 = x2 = 0: .
Вывод: При двух пассивных сигналах на внешних выходах триггер хранит
предыдущее состояние.
2) x1 = 0, x2 = 1: , через 10 нс.
Еще через 10 нс (t1+t2=20нс) на выходе первого элемента установится стабильное значение «1».
3) x1 = 1, x2 = 0.
Т.к. схема симметрична, то значения выходов поменяются.
4) x1=x2=1:
,
.
Таким образом, , что противоречит закону функционирования устройства и является не стабильным состоянием.
Активность двух внешних входов является запрещенной комбинацией и обозначается *.
Активность входа x2 приводит к комбинации Set, поэтому x2 называют S, по аналогичной причине вход x1 называют R.
Условное графическое обозначение асинхронного RS триггера:
Вывод: Схема на двух элементах «2ИЛИ-НЕ» соответствует асинхронному RS триггеру с прямым управлением (т.к. активный уровень – «1»).
Пример временной диаграммы:
Чтобы заполнить временную диаграмму необходимо задать импульсы на входы сигналов R и S, выбрать момент начала отсчета t0, задать состояние входа Q до начала отсчета.
Решение заключается в том, чтобы заполнить ось выхода Q, соответственно таблице истинности триггера, т.е. показать влияние комбинации входных сигналов на состояние выхода, т.е. на формирование сигнала на выходе.
Обратная таблица переходов:
Qt |
Qt+1 |
R |
S |
0 |
0 |
0 |
0 |
1 |
0 |
||
* |
0 |
||
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
||
0 |
* |