5.1 Синтез полного дешифратора.

Условное графическое обозначение, соответственно справочникам:

Старший бит (в примере Х₁) подается на вход с большим весом (вход 2), а младший бит соответственно на вход с меньшим весом. Таблица истинности:

X1	X2	Y0	Y1	Y2	Y3
0	0	1	0	0	0
0	1	0	1	0	0
1	0	0	0	1	0
1	1	0	0	0	1

Для синтеза комбинационной схемы устройства нужно записать формулы выходных сигналов y₀-y₃, по таблице истинности в форме ДНФ, т.к. выходы дешифратора прямые:

Логическая схема дешифратора DC 24:

5.2 Синтез неполного дешифратора.

Для реализации неполного дешифратора:

1. Можно взять стандартную микросхему полного DC и использовать необходимое количество выходов. Но такое решение является избыточным.

2. Можно синтезировать неполный DC, как комбинационнцю схему с минимизацией аппаратных затрат.

Пример. Синтезировать DC 35

Таблица истинности:

X1	X2	X3	Y0	Y1	Y2	Y3	Y4
0	0	0	1	0	0	0	0
0	0	1	0	1	0	0	0
0	1	0	0	0	1	0	0
0	1	1	0	0	0	1	0
1	0	0	0	0	0	0	1
1	0	1	*	*	*	*	*
1	1	0	*	*	*	*	*
1	1	1	*	*	*	*	*

В таблице имеется неопределенность (*), которая дает возможность минимизации выходных функций y₀-y₄.

В общем случае для каждой функции необходима своя карта Карно, но в данном случае каждая функция активна только на единственно соответствующем ей наборе сигналов x₁, x₂, x₃, поэтому составим одну общую карту Карно, в которой вместо единиц укажем соответствующие функции y_i.

Склеивать разные функции нельзя. Можно использовать только *.

Из карты Карно получили следующие формулы:

Логическая схема данного дешифратора имеет вид:

Сравним цену по кванту в случае использования полного DC и комбинационной схемы неполного DC.

Для полного: С_КВ = 3*2 + 3*8 = 30 входов

Для КС неполного DC:

С_КВ = 3*2 + 3 + 3*2 = 15 входов

Вывод: Очевидно, цена по кванту минимизированной схемы неполного DC 35 дает эффект 50%.