![](/user_photo/2706_HbeT2.jpg)
- •1 .Параллельный регистр на rs-триггерах.
- •2. Параллельный регистр на d-триггерах.
- •3. Разрядная схема параллельного регистра, реализующая запись с двух направлений.
- •4. Сдвигающий регистр.
- •5. Организация межрегистровых связей
- •6. Основные параметры и классификация счетчиков
- •8. Вычитающий счетчик с последовательным переносом на т-триггерах
- •Реверсивный счетчик на т-триггерах.
- •10.Счетчик с параллельным переносом на т-триггерах.
- •11. Структура счетчика с комбинированным переносом.
- •12. Счетчик со сквозным переносом на т-триггерах.
- •13. Двоично-кодированные счетчики на т-триггерах.
- •14. Кольцевой счетчик на т-триггерах.
- •15.Мультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •16. Схема мультиплексорного дерева
- •17. Демультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •18.Схема демультиплексорного дерева
- •1 9. Преобразователи кодов.
- •Шифратор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •22.Реализация демультиплексора с использованием дешифратора.
- •23 Реализация мультиплексора с использованием дешифратора.
- •Многоступенчатый дешифратор.
- •25. Полный двоичный дешифратор на базе двух двоично–десятичных де-шифраторов.
- •26. Цифровой компаратор. Таблица истинности. Математическое описание. Принципиальная схема
- •27. Счетчики в коде Грея
- •1. Счетчики в коде «1 из n»
- •3.Распределитель с автоматическим вхождением в рабочий цикл за 1 такт
- •4. Счетчик Джонсона.
- •5.Полиномиальные счетчики.
- •6. Схемы генераторов псевдослучайной последовательности (гпсп).
- •7. Арифметико-логические устройства (алу). Назначение и основные параметры.
- •8. Сумматоры. Алгоритм двоичного сложения.
- •9. Сумматоры. Сложение многоразрядных двоичных кодов.
- •11. Одноразрядный сумматор
- •12. Многоразрядный сумматор параллельного действия.
- •13. Многоразрядный сумматор последовательного действия.
- •14. Сумматор с параллельным переносом.
- •15.Сумматоры с цепным переносом.
- •16.Выполнение операций арифметического умножения.
- •17.Классификация запоминающих устройств.
- •18.Структура озу типа 2d.
- •19.Структура озу типа 3d.
- •20.Структура озу типа 2dm.
- •Запоминающие устройства типа
- •21.Масочные запоминающие устройства.
- •22.Матрица моп- транзисторных элементов зу.
- •23.Запоминающие устройства типа prom.
- •24/25.Запоминающие устройства типа eprom eeprom.
- •26.Статистические озу (sram).
- •27.Динамические озу(dram).
- •Запоминающие элементы
- •Основные сведения. Система параметров. Классификация
- •Параметры зу
- •Параметры зу
22.Реализация демультиплексора с использованием дешифратора.
Л
огическая
функция дешифратора незначительно
отличается в нашем случае от логической
функции мультиплексора. Отличие только
в присутствии дополнительного множителя
соотв. Значению сигнала на информационном
входе демультиплексора.
Поэтому при Д=1, демультиплексор функционирует как дешифратор. Обратное преобразование дешифратора в демультиплексор состоит в введении допол. Элементов «2И-НЕ», которые выполняют логическую операцию умножения между общ сигналом и сигналом Д.
23 Реализация мультиплексора с использованием дешифратора.
И
з
рис. следует , что мультиплексор содержит
ДШ на соответствующее число выходов
,эл-ты конъюнкции на 2 или на 3 входа
каждый и элемент дизъюнкции с число
числом входов, равных кол-ву информ.
линий Do..Dm. Число входов эл-тов И может
быть равным только 2,но во многих случаях
возникает необходимость стробирования
выходного сигнала муль-ра импульсам
льсами источника. В таких случаях
используется эл-ты И с тремя входами.Наличие
дополнительного управляющего входа
рас-ширяет функциональные возможности
муль-ра и позволяет проще реализовать
методы борьбы с гонками.
Многоступенчатый дешифратор.
При создании схем, чаще всего упрощаються структ. схемы, поэтому наиб. распр. Получил дешифратор постр. На иной структуре, нежели параллельной. Упрощенная структура приводит к уменьшению быстродействия, наиболее распр. дешифратор – на основе пирамид. или многоступенчатой структ.
Идея многоступ. дешифр. - для получения n+1 разрядного кода необх. Дважды повторить действ. для n- разр. кода, соотв. со знач n+1 0 и 1.
Схемотех.
реализ. Этого принципа рассм. На примере
3-х разр. вх. кода, где на рисунке
штриховой линией выделяется дешифратор
пирамид. 2-х разрядного кода:
По числу логических
элементов, дешифратор постр по
пирамидальному принципу имеет меньше
л.э., чем на осн. паралл. принципа постр.
В Обшем случае кол-во элементов в дешифр.
На пирамид. принц. Опред. выражением :
n- кол-во раздрядов дешифр.,
N- кол-во элементов.
При большой разрядности в пирамид. дешифр. можно исп. послед. друг за другом. Преимущества пирамид. ступенч. структуры можно увидеть в коде большой разрядности. также структ. получ. применение в микросхемах памяти. Сх. дешифратор часто снабжается входом Е, который разреш. Работу. Использование этого входа позволяет на основе готов. схем дешифр. построить дерево дешифратора.
25. Полный двоичный дешифратор на базе двух двоично–десятичных де-шифраторов.
Дешифраторами называются комбинационные устройства, преобразующие n-разрядный двоичный код в логический сигнал, появляющийся на том выходе, десятичный номер которого соответствует двоичному коду.
Дешифратор - устройство, которое преобразует код из одной системы счисления в другую.
Число адресных входов дешифратора n связывается с числом выходов m.Если m<2n, то дешифратор неполный, если равно то полный.
На основе дешифраторов можно построить демультиплексор, мультиплесор и др.
Д
ешифратор
работает по следующему принципу: пусть
дешифратор имеет N
входов, на них подано двочиное слово
xN − 1xN − 2...x0, тогда на выходе будем иметь
такой код разрядности меньшей или
равной 2N, что разряд, номер которого
равен входному слову, принимает значение
единицы, все остальные разряды равны
нулю. Очевидно, что максимально возможная
разрядность выходного слова равна 2N.
Такой дешифратор называется полным.
Если часть входных наборов не используется,
то число выходов меньше 2N, и дешифратор
является неполным.
Микросхема дешифратора часто снабжаются входом E. Использование этого входа позволяет на основе готовых микросхем дешифратора построить дерево дешифраторов. На практике часто сталкиваются с неполными д\фраторами. Пример: 2ично-10чный дешифратор.