- •1 .Параллельный регистр на rs-триггерах.
- •2. Параллельный регистр на d-триггерах.
- •3. Разрядная схема параллельного регистра, реализующая запись с двух направлений.
- •4. Сдвигающий регистр.
- •5. Организация межрегистровых связей
- •6. Основные параметры и классификация счетчиков
- •8. Вычитающий счетчик с последовательным переносом на т-триггерах
- •Реверсивный счетчик на т-триггерах.
- •10.Счетчик с параллельным переносом на т-триггерах.
- •11. Структура счетчика с комбинированным переносом.
- •12. Счетчик со сквозным переносом на т-триггерах.
- •13. Двоично-кодированные счетчики на т-триггерах.
- •14. Кольцевой счетчик на т-триггерах.
- •15.Мультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •16. Схема мультиплексорного дерева
- •17. Демультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •18.Схема демультиплексорного дерева
- •1 9. Преобразователи кодов.
- •Шифратор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •22.Реализация демультиплексора с использованием дешифратора.
- •23 Реализация мультиплексора с использованием дешифратора.
- •Многоступенчатый дешифратор.
- •25. Полный двоичный дешифратор на базе двух двоично–десятичных де-шифраторов.
- •26. Цифровой компаратор. Таблица истинности. Математическое описание. Принципиальная схема
- •27. Счетчики в коде Грея
- •1. Счетчики в коде «1 из n»
- •3.Распределитель с автоматическим вхождением в рабочий цикл за 1 такт
- •4. Счетчик Джонсона.
- •5.Полиномиальные счетчики.
- •6. Схемы генераторов псевдослучайной последовательности (гпсп).
- •7. Арифметико-логические устройства (алу). Назначение и основные параметры.
- •8. Сумматоры. Алгоритм двоичного сложения.
- •9. Сумматоры. Сложение многоразрядных двоичных кодов.
- •11. Одноразрядный сумматор
- •12. Многоразрядный сумматор параллельного действия.
- •13. Многоразрядный сумматор последовательного действия.
- •14. Сумматор с параллельным переносом.
- •15.Сумматоры с цепным переносом.
- •16.Выполнение операций арифметического умножения.
- •17.Классификация запоминающих устройств.
- •18.Структура озу типа 2d.
- •19.Структура озу типа 3d.
- •20.Структура озу типа 2dm.
- •Запоминающие устройства типа
- •21.Масочные запоминающие устройства.
- •22.Матрица моп- транзисторных элементов зу.
- •23.Запоминающие устройства типа prom.
- •24/25.Запоминающие устройства типа eprom eeprom.
- •26.Статистические озу (sram).
- •27.Динамические озу(dram).
- •Запоминающие элементы
- •Основные сведения. Система параметров. Классификация
- •Параметры зу
- •Параметры зу
14. Кольцевой счетчик на т-триггерах.
Число импульсов, подающих на вход, отображается на выходе в виде двоичного кода. В некоторых устр-х необходимо, чтобы каждому вх. импульсу соответствовал сигнал на определённом выходе устр-ва. Данную задачу решает кольцевой счётчик-устройство,предств. собой сдвиговый регистр, выход последнего разряда которого подкл. ко входу первого:
В данном регистре по сигналу установки все триггеры, кроме первого, сбрасываются в нуль. Первый же единица. По приходу синхроимпульса единица перезаписывается во II, а в I запис. 0 с выхода последнего триггера и т.д.
15.Мультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
Мультплексор – это комбинированное лог. устройство предназначенное для управляемой передачи данных от нескольких источников инф. в один
выходной канал.Мультиплексор работает по команде на его входы.
Типовое применение : передача инф. от N разнесенных в пространстве источников к одному приемнику. Мультиплексор имеет 2 групповых входов : адресную (N входов ) и информационную(2^N входов)
Таблица истинности
|
A1 |
A0 |
Q |
|
1 |
x |
X |
0 |
1 |
0 |
0 |
0 |
D0 |
|
0 |
0 |
1 |
D1 |
|
0 |
1 |
0 |
D2 |
|
0 |
1 |
1 |
D3 |
|
Логическая функция мультиплексора :
Q= D0* * *E + D1* * A0*E + D2*A1* *E +D3*A1*A0*E
16. Схема мультиплексорного дерева
Д ля большинства микросхем число информ. входов не больше 16, поэтому, если нужно иметь большее кол-во входов, из имеющихся мультиплексоров строят мультиплексорное дерево.
Рассмотрим устройство, имеющее 16 входов, построенное на основе 4-х входовых мультипл-в.
Рассмотрим работу схемы. Допустим, что задано адресное слово 0110. Адресные входы младших разрядов подключены к мультипл-м первого уровня и имеют значения 1 и 0. При таком адресном слове на выходах мультипл-в первого уровня получим сигналы Х2, Х6, Х10, Х14. Из этих сигналов первого уровня мультипл-р второго уровня по старшим разрядам адреса 0 1 передает на выход сигнал Х6. На выходе мультипл-го дерева появляется Х6.
По описанному алгоритму можно построить мультипл-е дерево с любым количеством входов. Все мультипл-ры одного уровня должны иметь одинаковое кол-во входов. Кол-во информ. входов для мультипл-в разного уровня может быть разным. Оно определяется суммарным числом входов и базой, на кот. построены мультипл-ры.
17. Демультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
При передаче сигнала от неск. источников по 1 каналу с разделением по времени исп. дем-ры, которые распред. инф-ю из 1 источника(канала) между несколькими приёмниками.
Деем-р имеет один инф. вход и несколько выходов. Он представляет собой устройство, которое осуществляет коммутацию информационного входного сигнала на один из выходов, имеющему адрес (номер), задаваемый на входах управления.
Т И:
неЕ |
А1 |
А0 |
Q0 |
Q1 |
Q2 |
Q3 |
1 |
x |
x |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
D |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
D |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
D |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
D |
И сп-е дем-ра может существенно упростить построение логич.устр-ва, имеющего несколько выходов, на которых формируются различные логич.функции одних и тех же переменных. Внутренняя структура дем-ра: