![](/user_photo/2706_HbeT2.jpg)
- •1 .Параллельный регистр на rs-триггерах.
- •2. Параллельный регистр на d-триггерах.
- •3. Разрядная схема параллельного регистра, реализующая запись с двух направлений.
- •4. Сдвигающий регистр.
- •5. Организация межрегистровых связей
- •6. Основные параметры и классификация счетчиков
- •8. Вычитающий счетчик с последовательным переносом на т-триггерах
- •Реверсивный счетчик на т-триггерах.
- •10.Счетчик с параллельным переносом на т-триггерах.
- •11. Структура счетчика с комбинированным переносом.
- •12. Счетчик со сквозным переносом на т-триггерах.
- •13. Двоично-кодированные счетчики на т-триггерах.
- •14. Кольцевой счетчик на т-триггерах.
- •15.Мультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •16. Схема мультиплексорного дерева
- •17. Демультиплексор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •18.Схема демультиплексорного дерева
- •1 9. Преобразователи кодов.
- •Шифратор. Таблица истинности. Мат. Описание. Принципиальная схема.
- •22.Реализация демультиплексора с использованием дешифратора.
- •23 Реализация мультиплексора с использованием дешифратора.
- •Многоступенчатый дешифратор.
- •25. Полный двоичный дешифратор на базе двух двоично–десятичных де-шифраторов.
- •26. Цифровой компаратор. Таблица истинности. Математическое описание. Принципиальная схема
- •27. Счетчики в коде Грея
- •1. Счетчики в коде «1 из n»
- •3.Распределитель с автоматическим вхождением в рабочий цикл за 1 такт
- •4. Счетчик Джонсона.
- •5.Полиномиальные счетчики.
- •6. Схемы генераторов псевдослучайной последовательности (гпсп).
- •7. Арифметико-логические устройства (алу). Назначение и основные параметры.
- •8. Сумматоры. Алгоритм двоичного сложения.
- •9. Сумматоры. Сложение многоразрядных двоичных кодов.
- •11. Одноразрядный сумматор
- •12. Многоразрядный сумматор параллельного действия.
- •13. Многоразрядный сумматор последовательного действия.
- •14. Сумматор с параллельным переносом.
- •15.Сумматоры с цепным переносом.
- •16.Выполнение операций арифметического умножения.
- •17.Классификация запоминающих устройств.
- •18.Структура озу типа 2d.
- •19.Структура озу типа 3d.
- •20.Структура озу типа 2dm.
- •Запоминающие устройства типа
- •21.Масочные запоминающие устройства.
- •22.Матрица моп- транзисторных элементов зу.
- •23.Запоминающие устройства типа prom.
- •24/25.Запоминающие устройства типа eprom eeprom.
- •26.Статистические озу (sram).
- •27.Динамические озу(dram).
- •Запоминающие элементы
- •Основные сведения. Система параметров. Классификация
- •Параметры зу
- •Параметры зу
18.Структура озу типа 2d.
В структуре 2D (рис. 9.1) запоминающие элементы ЗЭ организованы в прямоугольную матрицу размерностью
,
где
– информационная емкость памяти в
битах;
– число хранимых слов;
– их разрядность.
Рисунок 9.1 – Структура ЗУ типа 2D
Дешифратор адресного кода DC при наличии разрешающего сигнала CS активизирует одну из выходных линий, разрешая одновременный доступ ко всем элементам выбранной строки, хранящей слово, адрес которого соответствует номеру строки. Элементы одного столбца соединены вертикальной линией – внутренней линией данных (разрядной линией, линией записи/считывания). Элементы столбца хранят одноименные биты всех слов. Направление обмена определяется усилителями чтения/записи под воздействием сигнала R/W (Read– чтение, Write – запись). Структура типа 2D применяется лишь в ЗУ малой информационной емкости, т. к. при росте емкости проявляется несколько ее недостатков, наиболее очевидным из которых является чрезмерное усложнение дешифратора адреса (число выходов дешифратора равно числу хранимых слов).
19.Структура озу типа 3d.
Структура 3D позволяет резко упростить дешифраторы адреса с помощью двухкоординатной выборки запоминающих элементов. Принцип двухкоординатной выборки поясняется (рис. 9.2, а) на примере ЗУ типа ROM, реализующего только операции чтения данных.
Здесь код адреса разрядностью n делится на две половины, каждая из которых декодируется отдельно. Выбирается запоминающий элемент, находящийся на пересечении активных линий выходов обоих дешифраторов. Таких пересечений будет как раз:
Суммарное число выходов обоих дешифраторов составляет:
что гораздо меньше,
чем
при реальных значениях
.
Уже для ЗУ небольшой емкости видна эта
существенная разница: для структуры
2D при хранении 1К слов потребовался бы
дешифратор с 1024 выходами, тогда как для
структуры типа 3D нужны два дешифратора
с 32 выходами каждый. Недостатком
структуры 3D в первую очередь является
усложнение элементов памяти, имеющих
двухкоординатную выборку.
Структура типа 3D, показанная на рис. 9.2, а для ЗУ с одноразрядной организацией, может применяться и в ЗУ с многоразрядной организацией, приобретая при этом «трехмерный» характер. В этом случае несколько матриц управляются от двух дешифраторов, относительно которых они включены параллельно. Каждая матрица выдает один бит адресованного слова, а число матриц равно разрядности хранимых слов.
Рисунок 9.2 – Структура ЗУ типа 3D с одноразрядной (а) организацией
Рисунок 9.2 – Структура ЗУ типа 3D с многоразрядной (б) организацией
Структуры типа 3D имеют также довольно ограниченное применение, поскольку в структурах типа 2DM (2D модифицированная) сочетаются достоинства обеих рассмотренных структур – упрощается дешифрация адреса и не требуются запоминающие элементы с двухкоординатной выборкой.