4.3. Сумматоры

Сумматором называется комбинационная схема, предназначенная для сложения двоичных чисел. Простейшая задача – сложение двух одноразрядных чисел. Для того чтобы разработать логическую схему, в первую очередь следует рассмотреть все возможные сочетания входных переменных, на основании чего можно составить таблицу состояний. При сложении одноразрядных чисел A и B могут наблюдаться следующие комбинации:

0	+	0	=	0;
0	+	1	=	1;
1	+	0	=	1;
1	+	1	=	10,

т

Таблица 4.8

a0	b0	S0	P
0	0	0	0
0	1	1	0
1	0	1	0
1	1	0	1

. е. еслиA=B=1, происходит перенос в следующий (более старший) разряд. Следовательно, такой сумматор должен иметь два выхода: один для формирования части суммы, относящейся к данному разряду, и второй – для переноса в следующий разряд. Представляя числа илогическими переменнымиa₀, b₀, составим таблицу состояний (табл. 4.8), где S₀ – сумма, P – сигнал переноса.

Отсюда составляем логические уравнения в СДНФ:

1) ;

2) P = a₀ b₀

и строим структурные схемы (рис. 4.14, рис. 4.15).

Рис. 4.14. Сумматор по модулю два Рис. 4.15. Схема переноса

Схема, реализующая уравнение 1, называется исключающее ИЛИ, выпускается в сериях как отдельная микросхема. Графическое обозначение приведено на рис 4.16. Логическая операция, выполняемая этой схемой, –

,

где – символ суммирования по модулю два.

Е

Рис. 4.16. Исключающее ИЛИ

Рис. 4.17. Полусумматор

А

B

Q

сли объединить структурные схемы рис. 4.14 и рис. 4.15, то получается схема сумматора с двумя входами, такая схема называется полусумматором, условное обозначение– рис. 4.17.

Е

S

P

b

сли складываются два многоразрядных числа, полусумматор можно использовать только для одного младшего разряда. Во всех остальных разрядах складываются три числа (два – соответствующих данному разряду и одно – перенос из предшествующего младшего разряда); таким образом, в общем случае необходима схема с тремя входами, которая и называется полным сумматором, рис. 4.18а, б.

Соединяя полусумматоры и полные сумматоры, получают устройства для сложения многоразрядных чисел.

HS

а б

Рис. 4.18. Полный сумматор:

а – структурная схема; б – условное обозначение

4.4. Цифровые компараторы

Устройства, предназначенные для сравнения двух чисел (A и B), представленных в двоичной форме: a₁, a₂, …, a_m и b₁, b₂, …, b_m. Результатом сравнения является обнаружение одного из трех возможных состояний: A = B, A > B или A < B.

Таблица состояний одноразрядного компаратора (табл. 4.9).

Таблица 4.9
a	b	ya>b	ya=b	ya<b
0	0	0	1	0
0	1	0	0	1
1	0	1	0	0
1	1	0	1	0

Логические уравнения, описывающие работу компаратора:

Соответственно структурная схема одноразрядного компаратора рис. 4.19.

Рис. 4.19. Структура одноразрядного компаратора

Для сравнения многоразрядных двоичных чисел используется следующий алгоритм. Сначала сравниваются значения старших разрядов. Если они различны, то эти разряды и определяют результат сравнения. Если они равны, то необходимо сравнивать следующие за ними, более младшие, разряды. Условное изображение цифрового компаратора приведено на рис. 4.20. Входы (A = B, A > B, A < B) служат для наращивания разрядности компаратора (каскадное соединение).

Рис. 4.20. Условное изображение цифрового компаратора