Добавил:

Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Одесский национальный политехнический университет

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

Ответы_ГОС_2007.doc

Скачиваний:

Добавлен:

10.02.2016

Размер:

3.91 Mб

Скачать

☆

<<< < Предыдущая 1 2 3 4 5 6 7 89 / 369 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 > Следующая >>>

Интегральный таймер

Основным его назначением является :

подсчет числа внешних событий;
выработка числа интервалов, а также генерация импульсов различной частоты.

В рамках рассматриваемого комплекта имеется БИС интегрального таймера i8053 или КР580ИС53. В состав интегрального таймера входят 3 независимых канала.

Возможны 6 режимов работы счетчиков. На базе БИС интервального таймера можно построить такой простейший прибор, как преобразователь длительности сигнала в код. Здесь один канал будет использоваться для формирования эталона частоты, а второй для измерения.

Программируемый адаптер последовательного интерфейса

Данный адаптер используется для преобразования параллельного кода в последовательный и наоборот, на его основе строятся последовательные интерфейсы внешних ПУ, а также для построения мультимашинных систем со связью по последовательному каналу(сети). i8051 – БИС программируемого последовательного интерфейса. Данный БИС может работать с двумя форматами последовательной информацией - это асинхронная передача и синхронная. При асинхронной передаче , каждый передаваемый символ обрамляется двумя служебными символами(это стартовый и стоповый бит).

При синхронной передаче символы передаются в виде непрерывного потока бит без служебных разделителей ,однако в начале выдаются 2 специальных символа. Независимо от формата БИС может работать в 3-х режимах:

симплексная передача(информация передается от одного абонента к другому только в одном направлении ), это мышь , принтер;
полудуплекс - информация выдается поочередно и в обе стороны от абонента к абоненту;
дуплекс - одновременно в обе стороны.

Данный БИС может работать в 2-х режимах взаимодействия с процессором:

режим программируемого БИС;
режим взаимодействия по сигналам прерывания.
БИС прямого доступа к памяти.

Возможны 2 способа передачи информации между периферийными БИС и памятью МПС.

передача информации через аккумулятор МП
передача информации через БИС ПДП

В рамках серии имеется БИС прямого доступа к памяти i8057 или ВТ57. Имеет 4 независимых канала ПДП, программирование канала производится записью 4-х байт в соответствующий регистр, и записью соответствующего режима. Каждый канал ПДП может работать в 3-х режимах:

00 - режим проверки или тестирования ;

01 - режим записи из ПУ в память;

10 - режим чтения из памяти в ПУ;

11 - запрещенный режим.

14-ти разрядный регистр счетчика определяет максимальный массив передаваемой информации в режиме ПДП и равный 2¹⁴(16Кб). Регистр адреса (16-ти разрядный ) определяет начальную область памяти, из которой или в которую будет записываться информация, размер которой указывается в счетчике.

БИС системного контроллера.

В рамках данной серии имеется i8028 или КР580ВК28.

Назначение :

усиление сигналов шины данных ;
выработка основных управляющих сигналов.

№42. Внешние интерфейсы МПС.

Делятся на парал. и., послед. и., и. внешних устр-в

Параллельные И.: служат для подключения к МП ПУ среднего быстродействия и обеспечивают передачу небольших объемов информации на небольшое расстояние. С пом. парал. и. подкл.: принтер, плоттер, измер. устр-ва и др.

И. GPIB -парал.и. измерит приборов. Разработан HP. Скорость передачи=250Kb/s. Кол-во линий-16(8-инф, 8-упр.). Макс. кол-во подключаемых приборов - 15. Макс. раст.-20м.
ИРПР(BS4421)- обеспеч. однонаправленный обмен м/д одним ист. и одним приемн. Так для 2направлен. работы треб. 2 ИРПР. Скорость передачи=100Kb/s. Кол-во линий-18(8-инф, 9-упр, 1-контроль по четности). Макс. раст.-15м. Передача ведется в асинхронном режиме.

Последов. И.:предназнач для подключ ПУ, удаленных на большие раст. Характериз. низкой скор-ю передачи.

Токовая петля(ИРПС) - асинхр. послед. передача по витой паре. Для дуплекса необход 2 витые пары. Инф-я передается в виде уровня токов в линии. Сущест. 2 типа ИРПС: 40 mF петля и 20mA петля. Скорость передачи=9600b/s. Макс. раст.- до 1 км.
RS232 - обеспечивает асинхр. передачу данных. В полном комплекте И. использ. 3 провода: 2-инф, 1-си. Скорость передачи до 115Лb/s. Лог."1"= -15V, "0"= +15V. Раст. 15м. Модификация этого стандарта - RS499. Работает с ТТЛ-уровнями. Скорость передачи до 2 Mbit/s. Макс. раст.=300м

Системные последов. И. - служат для подключения данных МПС к др. удаленным МПС. Т.к. инф-я передается по одному проводу, то с каждым посл. сист. и. связан протокол передачи данных, который определяе способ и стр-ру передаваемых данных. Типы использования протоколов: асинхрон., синхрон., байт-,бит-ориентированные.

Асинхрон. п. определяют асинхронный способ передачи символов. Каждый симв. обрамляется srtart и stop битами.
Синхрон. п. передают симв. в виде непрерывного потока.
Бит-ориентированный передает инф. в виде набора бит.
Байт-ориентированный передает инф. в виде набора байтов.

4.1 BSC - синхр. байт-ориентированный протокол. Стр-ра перед. байта: |SYN| SYN|STX|Поле данных|ETX|BCC|, где STX-стартовоый разделитель; BCC- байт контрольной суммы. Работает по схеме точка-точка

И. Внешних ЗУ: характеризуется высокими скоростями передачи информации и сложными алг-ми управления механизмами ЗУ, включающими позиционирование, секторировние и т.д.

SMD - обеспеч. скорость до 3Mb/s. Кол-во абонентов -1. Раст -5м
IDE- скорость до 4Mb/s. Кол-во абонентов -2. Раст -5м
SCSI - интелектуальный И внешних устройств. Скорость = 5Mb/s. Кол-во абонентов -7. Раст -15м

№43. Структура ПЭВМ IBM PC.

УПИ - универсальный преобразователь интерфейса , получен из i8048, с модификацией: на кристалл помещена схема сопряжения системной шины ПЭВМ.

КНМЛ - контроллер на магнитной ленте.

Системная плата имеет 5 разъемов расширения.

НГДМ - накопитель на гибком магнитном диске.

Здесь также использовались следующие БИС: программируемый контроллер НГДМ i8271 для управления 2-мя дисководами; i8295 - контроллер матричного принтера, на базе данной конфигурации была создана и IBM PC XT, но там еще использовался контроллер на ЖМД.

№44. Структура 32-х разрядных микропроцессоров 4-го поколения фирмы Интел.

I80386. Имеет 250 000 вентелей на кристалле.. f = 20, 25, 33, 40 МГц. 132 вывода.. Реализован как конвеер 8-ми независимо работающих устр-в. 4 из них функц-но идентичны. i80286. 32р. ША позволяет подключать память до 4Gb. 32р. ШД обеспечиввает скорость передачи до 32 Mb/s. В кач. Сист. Шины исп-ся модификация MultiBus

Физ. адресуемая память - 4Gb. Виртуальная - 64 Gb. Выпускают совместно с сопроц. Он может работать с f до 80 МГц.

i80486. Сложность 1.2 млн. вентелей. 32р. ША и ШД. Аппаратно поддерживает ПО под Win, Unix, OS/2. Имеет на кристалле кеш к-д и данных 8Кb. Имеет встроенный сопр-р. f=33,50,б6,80,100. Поддержка мультипроц. сист. Большинство к-д выполняется за 1 такт. (=>до 50 млн оп-ций/сек.). Uпт=5V. Pпотр зависит от f.(P₃₃=2.75Вт: P₁₀₀=7Вт). В структурную схему добавить:

ШУ -32. Регистровая стр-ра: набор рг. вкл. рг-ры i80386, а также р-ры сопр. 80387 + дополн. р-ры. Группы рг-ров:

Основн. ф-ные (РОН, указатель к-д, рр-р флагов и рг. сегментов)
рг-ры арифм. сопр-ра
системн. рг-ры.(рг-ры управления МП и сист. адресов)
рг-ры отладки и тестирования

С каждым сегментом связан свой дескриптор. В защищенном режиме Афиз=Абаз+смещен. 32р. адрес рассм. как совокупн. полей TABLE(A31-A22), PAGE(A21-A12), BYTE(A11-A0).Это обеспеч. более полное исп-е памяти, но большие расходы на вычисление адресса. Для ускорения этого сущ. кеш страниц(32 по 20р слов, ассоциативн. память). Стр-ра системных рг-в:Они управляют ф-ем МП в целом и режимами работы его отдельных компонентов. Их 3 типа: управления, сист. адресов и сист. сегментов.

31 0		47 16	15 0		15 0		31 0	31 0	7 0
	CR0			GDTR	селектор	TR	баз адр	гр. сегм	аттриб
	CR1			IDTR	селектор	LDTR	-//-	-//-	-//-
	CR2

Системные Рг. доступны только в защищен режиме для упр-я работой МП и КЕШ.

Рг-ры отладки и тестирования (11 шт 32р ) позвол вводить 4 контрольн точки остонова, произв тестирование кеш, отображать сост МП в т. останова.

При любом обращении к памяти МП пытается считать инф-ю из кеша. Исп. механизм "сквозной записи". Кеш - ассоциативн. памятьсост из строк по 16 байт. Они объеденены в 128 наборов по 4 строки в каждой. Заполнение кеша построчно(т.е. копируется строка в 16 байт, содержащая нужный байт). Адресация кеша осущ. с помощью 28р. адреса, кот. делтся на 2 поля: тег(21р.) и индекс(7р.). При инициализации МП и при очистке кеша достоверности всех наборов обнуляются.

№46. Комбинационные схемы (КС). Основные понятия и определения. Канонический метод синтеза КС.

Техническим аналогом булевой функции в вычислительной технике является так называемая комбинационная схема, на вход которой поступают и с выхода снимаются электрические сигналы в виде одного из уровней напряжения, соответствующих значениям логического 0 и логической 1.

Для выяснения, что же такое комбинационная схема, рассмотрим схему S, имеющую m входов и n выходов (рис. 1). На её входы могут быть поданы наборы значений входных переменных Xi {0,1}, i=1,m, а на выходах формируются выходные переменные Yj {0,1},j=1,n.

Схема S называется комбинационной, если каждую из n функций её выходов Y1,Y2,...,Yn можно представить как булеву функцию входных переменных X1,X2,...,Xm.

Комбинационная схема описывается с помощью системы уравнений.

Y1=F1(X1,X2,...,X1)

Y2=F2(X1,X2,...,X2)

...................

Yn=Fn(X1,X2,...,Xm)

Как следует из определения комбинационной схемы, значения выходных переменных Yj в произвольный момент времени однозначно определяется значениями входных переменных Xi.

Структурно комбинационная схема может быть представлена как совокупность элементарных логических схем – логических элементов (ЛЭ). ЛЭ выполняют над входными переменными элементарные логические операции типа И-НЕ, И, ИЛИ, ИЛИ-НЕ и т.д. Число входов логического элемента соответствует числу аргументов воспроизводимой им булевой функции. Графическое изображение комбинационной схемы, при котором показаны связи между различными элементами, а сами элементы представлены условными обозначениями, называется функциональной схемой.

В ходе разработки комбинационных схем приходится решать задачи анализа и синтеза.

Задача анализа состоит в определении статических и динамических свойств комбинационной схемы. В статике определяются булевы функции, реализуемые комбинационной схемой по известной её структуре. В динамике рассматривается способность надёжного функционирования схемы в переходных процессах при смене значений переменных на входах схемы, т.е. определяется наличие на выходах схемы возможных нежелательных импульсных сигналов, которые не следуют непосредственно из выражений для булевых функций, реализуемых схемой.

Задача синтеза заключается в построении из заданного набора логических элементов комбинационной схемы, реализующей заданную систему булевых функций.

Решение задачи синтеза не является однозначным, можно предложить различные варианты комбинационных схем, реализующих одну и ту же систему булевых функций, но отличающихся по тем или иным параметрам. Разработчик комбинационных схем из этого множества вариантов выбирает один, исходя из дополнительных критериев: минимального количества логических элементов, необходимых для реализации схемы, максимального быстродействия и т.д. Существуют различные методы синтеза комбинационных схем, среди которых наиболее разработан канонический метод.

КАНОНИЧЕСКИЙ МЕТОД СИНТЕЗА КОМБИНАЦИОННЫХ СХЕМ.

Как отмечалось выше, комбинационная схема (КС) может иметь несколько выходов. При каноническом методе предполагается, что каждая выходная функция реализуется своей схемой, совокупность которых и даёт требуемую КС. Поэтому синтез сложной КС с n выходами заменяется синтезом n схем с одним выходом.

Согласно каноническому методу синтез КС включает в себя ряд этапов.

1.Подлежащая реализации булева функция (или её отрицание) представляется в виде СДНФ.

2.С использованием методов минимизации определяется минимальная ДНФ (МДНФ) или минимальная КНФ (МКНФ). Из полученных двух минимальных форм выбирается более простая.

3.Булеву функцию в минимальной форме согласно п.2 представляют в заданном (или выбранном разработчиком) базисе.

4.По представлению функции в заданном базисе строят комбинационную схему.

Необходимо отметить, что подлежащая реализации булева функция F(X1,X2,...,Xm) может быть задана не на всех возможных наборах аргументов X1,X2,...,Xm. На тех наборах, где функция неопределена, её доопределяют так, чтобы в результате минимизации получть более простую МДНФ или МКНФ. При этом упростится и сама КС. Кроме того довольно часто с целью получения ещё более простого представления функции МДНФ, полученная в п.2, представляется в так называемой скобочной форме, т.е. выносятся за скобки общие части импликант МДНФ.

Рассмотрим канонический метод синтеза на примере построения схемы полного одноразрядного двоичного сумматора.

Как известно из курса машинной арифметики полный одноразрядный сумматор - это устройство, которое осуществляет сложение по mod2 соответствующих разрядов (X1,X2) двоичных Сумматор вырабатывает цифру результата (S) в данном разряде и перенос (Рс) в соседний старший разряд суммы. чисел с учётом переноса (Рm) в данный разряд из соседнего младшего разряда суммы. Таблица истинности такого сумматора (т.е. представление булевой функции, которую он реализует, в виде СДНФ) представлена ниже.

Табл.1. Таблица истинности полного одноразрядного двоичного сумматора.

X1	0 0 0 0 1 1 1 1
X2	0 0 1 1 0 0 1 1
Рm	0 1 0 1 0 1 0 1
S	0 1 1 0 1 0 0 1
Рс	0 0 0 1 0 1 1 1

Необходимо получить булевые функции S=F1(X1,X2,Рm) и Рс=F2(X1,X2,Рm). Карты Карно для этих функций приведены ниже

X1X2 X1X2

Рm 00 01 11 10 Рm 00 01 11 10

+------------+ +------------+

0 ¦ 0 1 0 1¦ 0 ¦ 0 0 1 0¦

1 ¦ 1 0 1 0¦ 1 ¦ 0 1 1 1¦

+------------+ +------------+

S Рс

Рис.2. Карты Карно для функций S и Рс сумматора.

Как следует из приведённых карт МДНФ соответствующих функций имеет вид:

_ _ _ _ _ _

S = X1X2Рm + X1X2Рm + X1X2Рm + X1X2Рm (*)

Рс = X1X2 + X1Рс + X2Рс

Полученную комбинационную схему можно упростить, вынеся за скобки общие части в выражениях для S и Рс, однако существенного результата это не даст.

Значительно упростить схему можно, если воспользоваться другим базисом, например логическим элементом "ИСКЛЮЧАЮЩЕЕ ИЛИ". В этом случае выражение для S можно записать S = (X1+X2+Рm)mod2.

№47. Анализ КС. Основные методы КС.

Задачи анализа КС возникают при необходимости проверить правильность синтеза (на этапе проектирования) или определить БФ, реализуемую КС (при анализе или ремонте схем). Все существующие методы анализа делятся на прямые и косвенные.

В результате анализа КС прямым методом получается множество наборов входных переменных, обеспечивающих заданное значение на выходе, что позволяет записать в алгебраическом виде БФ, реализуемую схемой. К прямым методам относится метод П-алгоритма.

Применение косвенных методов дает возможность определить реакцию схемы на заданный набор входных переменных в статике или проанализировать переходный процесс смены одного входного набора на другой. Примерами косвенных метеодов анализа являются методы синхронного и асинхронного моделирования.

Все упомянутые методы анализа являются машинноориентированными, что позволяет выполнить анализ схемы на ЭВМ.

Для всех методов анализа необходимо описать схему в виде схемного списка, в который включается в общем случае следующие данные: номер ЛЭ в схеме; логическая функция, реализуемая ЛЭ; входные переменные для данного ЛЭ. Например, схема представленная на рис.9, может быть описана следующим списком:

X1 +-+ +-+ Nэлем Функция Входы

---¦&¦E1 ¦&¦E3 +-+ 1 2И X1 X2

X2 ¦ +-----¦ +-----¦1¦E4=Y 2 2ИЛИ-НЕ X3 X4

---¦1¦ +-¦ ¦ +--¦ +----- 3 2И-НЕ E1 E2

+-+ ¦ ¦3¦ ¦ ¦4¦ 4 2ИЛИ E3 X5

X3 +-+ ¦ +-+ ¦ +-+

---¦1¦E2 ¦ ¦ В списке через Ei обозначены выходы

X4 ¦ О---+ ¦ i-го логического элемента

---¦2¦ ¦ Рис.9.

X5 +-+ ¦

----------------+

АНАЛИЗ КОМБИНАЦИОННЫХ СХЕМ МЕТОДОМ П-АЛГОРИТМА

При данном методе, как упоминалось выше, ищутся наборы входных переменных, обеспечивающих заданное значение на выходе КС. Наборы, обеспечивающие на выходе КС логическую 1, образуют так называемое единичное покрытие С1. Аналогично, входные наборы, обеспечивающие на выходе КС логический 0, образуют нулевое покрытие С0. Рассмотрим покрытия С0 и С1 для простейшего логического элемента 2И, выполняющего функцию Y=X1X2. Таблица истинности для этой функции:

Табл.3 Таблица истинности функции Y=X1X2

+----------+ X1 +----+

¦X1 X2 ¦ Y ¦ ---¦ & ¦ Y

¦0 0 ¦ 0 ¦ X2 ¦ +---

¦0 1 ¦ 0 ¦ ---¦ ¦

¦1 0 ¦ 0 ¦ +----+

¦1 1 ¦ 1 ¦

+----------+ Рис.10 Логический элемент 2И-НЕ

Как видно из приведенной таблицы только при единственном наборе X1=1 и X2=1 на выходе ЛЭ будет 1, т.е. единичное покрытие включает только один набор C1={1 1}. На выходе ЛЭ будет при трех наборах, образующих нулевое покрытие

¦0 0¦

C0 = ¦0 1¦

¦1 0¦

Это покрытие можно упростить, заметив, что первый набор склеивается со вторым и третьим, т.е.

+ +

¦0 x¦

C0=¦ ¦

¦x 0¦

+ +

Т.о. для ЛЭ 2И можно сказать, что 1 на его выходе будет только при обеих единицах на входах, а для обеспечения 0 на выходе достаточно подать хотя бы на один вход 0. Рассуждая аналогично, получим таблицу покрытий С0 и С1 для основных ЛЭ, представленных ниже.

+---------------------------------------------------------+

¦ ¦ Х+-+Y ¦X1+-+ ¦X1+--+ ¦X1+-+ ¦X1+--+ ¦X1+--+ ¦X1+--+ ¦

¦ЛЭ¦--¦1О- ¦ -¦ ¦Y¦ -¦ ¦Y¦ -¦ ¦Y¦ -¦ ¦Y¦ -¦ ¦Y¦ -¦ ¦ ¦

¦ ¦ +-+ ¦X2¦&+-¦X2¦& O-¦X2¦1+-¦X2¦1 O ¦X2¦=1+-¦X2¦ ¦Y ¦

¦ ¦ ¦ -¦ ¦ ¦ -¦ ¦ ¦ -¦ ¦ ¦ -¦ ¦ ¦ -¦ ¦ ¦ -¦& O- ¦

¦ ¦ ¦ +-+ ¦ +--+ ¦ +-+ ¦ +--+ ¦ +--+ ¦X3¦ ¦ ¦

¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ -¦ ¦ ¦

¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ +--+ ¦

¦ ¦ НЕ ¦ 2И ¦ 2И-НЕ ¦ 2ИЛИ ¦2ИЛИ-НЕ¦ИСК.ИЛИ¦ 3И-НЕ ¦

¦ ¦ X ¦ X1 X2¦ X1 X2 ¦ X1 X2¦ X1 X2 ¦ X1 X2 ¦X1 X2 X3¦

+--+-------+------+-------+------+-------+-------+--------¦

¦C0¦ 1 ¦ 0 X ¦ 1 1 ¦ 0 0 ¦ 1 X ¦ 0 0 ¦ 1 1 1 ¦

¦ ¦ ¦ X 0 ¦ ¦ ¦ X 1 ¦ 1 1 ¦ ¦

+--+-------+------+-------+------+-------+-------+--------¦

¦C1¦ 0 ¦ 1 1 ¦ 0 X ¦ 1 X ¦ 0 0 ¦ 0 1 ¦ 0 X X ¦

¦ ¦ ¦ ¦ X 0 ¦ X 1 ¦ ¦ 1 0 ¦ X 0 X ¦

¦ ¦ ¦ ¦ ¦ ¦ ¦ ¦ X X 0 ¦

+---------------------------------------------------------+

При анализе схемы методом П-алгоритма, задавшись определенным значением на выходе, заменяют его соответствующим покрытием элемента, формирующего выходнлй сигнал. В результате этого определяется, какие должны быть сигналы на выходах элементов, подключенных к выходному ЛЭ. В свою очередь, сигналы на выходах этих элементах можно заменить соответствующими покрытиями, т.е. определить значения выходных сигналов для других ЛЭ и т.д. Этот процесс продолжается до тех пор, пока не получатся покрытия, состоящие только из входных переменных, называемых опорными. Совокупность таких покрытий и дает соответствующее покрытие схемы.

Пример анализа КС (рис. ) методом П-алгоритма представлен в табл. . В последней колонке этой таблицы приведен оператор подстановки, в результате работы которого сигнал на выходе ЛЭ заменяется соответствующим покрытием. Необходимо обратить внимание, что все значения переменных, записанные в одной строке, должны одновременно быть в наличии для обеспечения заданного значения выходного сигнала. Поэтому при замене одного из значений в строке соответствующим покрытием все остальные значения для других переменных в этой строке должны присутствовать совместно с этим покрытием.

Табл. . Анализ схемы методом П-алгоритма.

x1 x2 x3 x4 x5 ¦ e1 e2 e3 e4 ¦

---------------+-------------+--

¦ 1 ¦

---------------+-------------+----

¦ 1 ¦ 1

1 ¦ ¦ П4 2или Х5е3

---------------+-------------+----

¦ 0 X ¦ 1 + +

¦ X 0 ¦ П3 2И-НЕ е1е2 ¦xxxx1¦

---------------+-------------+---- 1¦0xxxx¦

0 X ¦ ¦ 0 С ¦x0xxx+

X 0 ¦ ¦ П1 2И Х1Х2 F¦xx1xx¦

---------------+-------------+----- ¦xxx1x¦

1 X ¦ ¦ 0 + +

X 1 ¦ ¦ П2 2ИЛИ-НЕ Х3Х4

-----------------------------------

а) Получение "1"-го покрытия.

x1 x2 x3 x4 x5 ¦ e1 e2 e3 e4 ¦

---------------+-------------+-

¦ 0 ¦

---------------+-------------+-0

0 ¦ 0 ¦П4 2ИЛИ Х5е3

---------------+-------------+-0 0

0 ¦ 1 ¦П3 2И-НЕ е1е2 С ={1 1 0 0 0}

---------------+-------------+-1

1 1 0 ¦ 1 ¦П1 2И Х1Х2

---------------+-------------+-1

1 1 0 0 0 ¦ ¦П2 2ИЛИ-НЕ Х3Х4

-------------------------------

б) Получение "0"-го покрытия.

На основании полученного единичного покрытия можно записать БФ, реализуемую схемой: _ _

y=x5+x1+x2+x3+x4

В дальнейшем можно сравнить полученную БФ с той, по которой строилась схема и проверить правильность ее построения.

При анализе схемы может оказаться, что некоторая переменная, получившая на одном из предыдущих шагов некоторые значения на данном шаге должна принять противоположное значение. Возникшее противоречие говорит о том,что данный путь является тупиковым и его необхоаимо исключить из дальнейшего рассмотрения. Если ни при одной комбинации входных переменных не обеспечивается значение 1(0) на выходе, то это означает, что схема реализует константу 0(1) соответственно.

АНАЛИЗ КС МЕТОДОМ СИНХРОННОГО МОДЕЛИРОВАНИЯ

При данном методе считается, что все ЛЭ переключаются одновременно, без задержки. В результате применения метода определяется установившееся значение сигнала на выходе схемы.

Рассмотрим метод синхронного моделирования на примере схемы (рис. ).

На первом этапе схему разбиваем на уровни и записываем в порядке возрастания уровня уравнения, описывающие функционирование ЛЭ:

N уровня N элемента уравнение

1 1 е1=Х1*X2

-----

2 e2=X3+X4

----------------------------

-----

2 3 e3=e1*e2

----------------------------

3 4 Y=e4=e3+X5

Проанализируем схему при подаче на вход набора Х1=0, Х2=0, Х3=0, Х4=1, Х5=1. Для этого решаем записанные уравнения в порядке возрастания уровня. Имеем: -------- --------

е1=х1*x2=0*0=0; e2=x3+x4=0+1=0; e3=e1*e2=0*0=1;

Y=e4=e3+x5=1+1=1

Следовательно, при подаче на вход набора {00011}, на выходе будет Y=1. Аналогично можно промоделировать работу схемы при подаче на вход любого другого набора.

АНАЛИЗ КС МЕТОДОМ АСИНХРОННОГО МОДЕЛИРОВАНИЯ

Реальный ЛЭ переключается за какое-то конечное время, зависящее от технологии изготовления, условий эксплуатации, емкостей нагрузки и т.д. Прохождение сигнала последовательно через несколько ЛЭ будет приводить к накоплению времени задержки и возникновению сдвига во времени выходного сигнала по отношению ко входному. Наличие задержки и порождаемого ею временного сдвига сигналов может приводить к появлению на выходе отдельных ЛЭ и всей схемы в целом кратковременных сигналов, не предусмотренных БФ, реализуемой схемой. Как иллюстрацию, рассмотрим схему рис. .

X +--+ +-------------------

-----------¦& ¦ X ¦ |

¦ +--+ ¦ ¦e2=Y -------+ t1 |

¦ ¦1 ¦e1 ¦ +---- e1 | ------- |

+-¦ O----¦2 ¦ -----------------+

¦ ¦ +--+ | ¦

+--+ | +---------

| +-------+

| ¦ ¦

Y | ¦ ¦

-----------+ +-------

|t2 |

|---|

t1-время задержки инвертора

t2-время задержки элемента 2И _

Данная схема реализует функцию Y=X*X=0, т.е. константу 0 независимо от входного сигнала X. Однако в переходном процессе в результате задержки срабатывания ЛЭ возможна ситуация, когда на обеих входах элемента 2И будут логические единицы, что может привести к появлению на выходе схемы логической 1 (см.рис. б). Рассмотренный случай возможен при задержке срабатывания второго элемента больше, чем первого. Такое явление называется риском сбоя. Различают статистический и динамический риски сбоя.

При статическом риске сбоя до и после переходного процесса состояние выходного сигнала одно и то же, а во время переходного процесса возможно кратковременное появление противоположного сигнала.

При динамическом риске сбоя до и посде переходного процесса состояния выходного сигнала противоположные, но в переходном процессе выходной сигнал несколько раз меняет свое значение.

Динамический риск сбоя возможен в схеме (рис. а) при смене набора (х1=0, х2=1, х3=1) на набор (х1=1, х2=0, х3=0) и иллюст-

рируется диаграммами (рис. б).

х1 +-+ В данном примере ди-

---¦ ¦e1 +-+Y x3-------+ намический риск сбоя

х2 ¦&+---¦1+-- +----------- на выходе КС сопро-

---¦ ¦ +-¦ ¦ | вождается статическим

+-+ ¦ +-+ | на выходе элемента 1.

¦ x2-------------+ Как видно из времен-

х3 ¦ | +---- ных диаграмм риск сбоя

-------+ | | имеет место при наличии

| +-------- определенного временно-

x1----------+ | го сдвига между сигна-

| +--+ лами, поступающими на

e1----------+ +----- вход ЛЭ. Нежелательные

| | | сигналы на выходе могут

Y--------+ +--+ и отсутствовать при дру-

+--+ +----- гом соотношении временных

сигналов, однако принципиальная возможность их появления является фактором снижающим надежность работы схемы. Поэтому очень важно уметь обнаруживать и устранять такие явления. Для анализа процесса переключения КС при смене входных наборов и обнаружения рисков сбоя используется метод асинхронного моделирования. При этом методе считается, что каждый элемент переключается с одинаковой задержкой. Анализ включает такие этапы:

1. Каждому элементу схемы присваивается уровень, причем уровень

1 имеют элементы, все входы которых являются независимыми входами схемы.

2. Записываются уравнения, описывающие каждый ЛЭ в порядке убывания уровня.

3. Для исходного входного набора А(х ,х ,...,х ) определяется значение сигналов на выходах всех ЛЭ схемы. Пусть данный набор А заменяется набором В(х ,х ,...,х ).

4. Помечаются те уравнения, в правой части которых хотя бы одна из переменных изменила свое значение.

5. Решаются помеченные уравнения в порядке их записи в системе. После решения уравнение считается непомеченным.

6. Если после решения всех уравнений системы переменные, входящие в левые части уравнений, изменили свои значения, то вновь помечаются те уравнения, в правые части которых входят эти переменные. Затем осуществляется переход к п.5. В противном случае моделирование данного входного набора считается законченным.

Выполнение п.5 называется тактом моделирования.

Анализ схемы (рис. ) методом асинхронного моделирования приведен ниже. Для данной схемы входной набор А(1011110) заменяется

набором В(1101011).

x1 +-+

---¦&¦e1

x2 ¦ +----+

---¦1¦ ¦

+-+ ¦ +-+

x3 +-+ +-¦1¦

---¦&¦e2 ¦ O-----+

x4 ¦ +------¦4¦ ¦

---¦2¦ +-+ ¦ +-+

x5 +-+ +--¦1¦e6=Y

-----------------------¦ +----

¦ +-+ +-+ +--¦6¦

+--¦&¦e3 ¦&¦e5 ¦ +-+

x6 ¦ +------¦ +----+

----¦3¦ +-¦5¦

x7 +-+ ¦ +-+

-----------+

Уравнения, описывающие ЛЭ:

¦1-ый такт¦ 2-ой такт¦ 3-ий такт¦

Y=e6=e4+e5+x5 ¦ * ¦ * ¦ * ¦

e5=e3*x7 ¦ * ¦ * ¦ ¦

e4=e1+e2 ¦ ¦ * ¦ ¦

e3=x5*x6 ¦ * ¦ ¦ ¦

e2=x3*x4 ¦ * ¦ ¦ ¦

e1=x1*x2 ¦ * ¦ ¦ ¦

Таблица моделирования схемы

+----------------------------------+

¦Выходы¦ Такты моделирования ¦ ¦

+------+---------------------¦ ¦

¦ ¦ 0 ¦ 1 ¦ 2 ¦ 3 ¦ ¦

+------+----+----+----+------+ ¦

¦ ¦-----| ¦|-----| ¦дин. ¦

¦ e6 ¦ 1 ¦| 0 ¦| 1 ¦ | 0 ¦стат.¦

¦ ¦ ¦|----| ¦ |----¦ ¦

¦ ¦ ______ ¦ ¦ ¦

¦ e5 ¦ 0 |¦ 1 ¦| 0 ¦ 0 ¦ ¦

¦ ¦___|¦----¦|_________ ¦ ¦

¦ e4 ¦ 0 ¦| 0|¦ 0 ¦ 0 ¦стат.¦

¦ ¦------ ------------¦стат.¦

¦ e3 ¦ 1 ¦ 0 ¦ 0 ¦ 0 ¦ ¦

¦ e2 ¦ 1 ¦ 0 ¦ 0 ¦ 0 ¦ ¦

¦ e1 ¦ 0 ¦ 1 ¦ 1 ¦ 1 ¦ ¦

+----------------------------------+

Как следует из результатов моделирования, при смене набора А набором В на выходе элемента 4 имеет место статический риск сбоя, а на выходе схемы - динамический риск сбоя.

Радикальным способом устранения рисков сбоя является введение стробирования для снятия выходного сигнала КС. Стробирующий импульс подается после окончания переходного процесса в КС (т.е. когда на выходе КС уже установилось необходимое значение выходного сигнала), что исключает влияние возможных сбоев на вырабатываемый схемой сигнал.

№48. Абстрактный автомат. Основные понятия и определения. Классификация. Способы задания.

Можно указать на две основные особенности вычислительных машин: оперирование данными, представленными в цифровой форме и автоматическая работа по заранее составленной программе. Эти особенности показывают, что любая ЭЦВМ является цифровым автоматом (ЦА). Понятие ЦА служит обобщением для всех видов устройств обработки цифровой информации, имеющих программное управление.

Цифровой автомат - устройство, характеризующееся набором внутренних состояний в которое оно попадет под воздействием команд, заложенной в него программы. Переход автомата из одного состояния в другое осуществляется в определенный момент времени.

Математической моделью ЦА (а в общем случае любого дискретного устройства) является так называемый абстрактный автомат, определенный как 6-компонентный кортеж: S=(A,Z,W,$,%,a1), у которого:

1.A={a1,a2,...,am} - множество состояний (внутренний алфавит)

2.Z={z1,z2,...,zf} - множество входных сигналов (входной алфавит)

3.W={w1,w2,...,wg} - множество выходных сигналов (выходной алфавит)

4.#:A*ZA - функция переходов, реализующая отображение Д#А*Z в А. Иными словами функция б некоторым парам состояние-входной сигнал (аm,zf) ставит в соответствие состояния автомата аs=б(am,zf), as#A.

5.#:A*ZW - функция выходов, реализующая отображение Д##А*Z на W. Функция # некоторым парам состояние-входной сигнал (am,zf) ставит в соответствие выходные сигналы автомата Wg=#(am,zf), Wg#W.

6.ai#A - начальное состояние автомата. Под алфавитом здесь понимается непустое множество попарно различных символов. Элементы алфавита называются буквами, а конечная упорядоченная последовательность букв - словом в данном алфавите.

Абстрактный автомат (рис.##) имеет один вход и один выход. Автомат работает в дискретном времени, принимающим целые неотрицательные значения t=0,1,2,... В каждый момент t дискретного времени автомат находится в некотором состоянии a(t) из множества состояний автомата, причем в начальный момент t=0 он всегда находится в начальном состоянии a(0)=a1. В момент t, будучи в состоянии a(t), автомат способен воспринять на входе букву входного алфавита z(t)#Z. В соответствии с функцией выходов он выдаст в тот же момент времени t букву выходного алфавита W(t)=#(a(t),z(t)) и в соответствии с функцией переходов перейдет в следущее состояние a(t+1)=б[a(t), z(t)], a(t)#A,

w(t)#W.

Смысл понятия абстрактного автомата состоит в том, что он реализует некоторое отображение множества слов входного алфавита Z во множество слов выходного алфавита W. Т.е. если на вход автомата, установленного в начальное состояние a1, подавать буква за буквой некоторую последовательность букв входного алфавита z(0), z(1),... - входное слово, то на выходе автомата будут последовательно появляться буквы выходного алфавита w(0), w(1),... - выходное слово. Т.о. выходное слово = #(входное слово), где # - отображение, осуществляемое абстрактным автоматом.

На уровне абстрактной теории понятие "работа автомата" понимается как преобразование входных слов в выходные. Можно сказать, что в абстрактном автомате отвлекаемся от его структуры - содержимого прямоугольника (рис.##), рассматривая его как "черный ящик", т.е. основное внимание уделяем поведению автомата относительно внешней среды.

Понятие состояния в определении автомата введено в связи с тем, что часто возникает необходимость в описании поведения систем, выходы которых зависят не только от состояния входов в данный момент времени, но и от некоторой предыстории, т.е. от сигналов, которые поступали на входы системы ранее. Состояния как раз и соответствуют некоторой памяти о прошлом, позволяя устранить время как явную переменную и выразить выходной сигнал как функцию состояния и входа в данный момент времени.

На практике наибольшее распространение получили два класса автоматов - автоматы Мили(Mealy) и Мура(Moore). Закон функционирования автомата Мили задается уравнениями:

a(t+1)=б(a(t),z(t)); w(t)=#(a(t),z(t)), t=0,1,2,...

Закон функционирования автомата Мура задается уравнениями:

a(t+1)=б(a(t),z(t)); w(t)=#(a(t)), t=0,1,2,...

Из сравнения законов функционирования видно, что, в отличие от автомата Мили, выходной сигнал в автомате Мура зависит только от текущего состояния автомата и в явном виде не зависит от входного сигнала. Для полного задания автомата Мили или Мура дополнительно к законам функционирования необходимо указать начальное состояние и определить внутренний, входной и выходной алфавиты.

Кроме автоматов Мили и Мура иногда оказывается удобным пользоваться совмещенной моделью автомата, так называемым С-автоматом. Под абстрактным С-автоматом будем понимать математическую модель дискретного устройства, определяемую восьмикомпонентным векторомS=(A,Z,W,U,б,#1,#2,а1), у которого:

1. A={a1,a2,...,aM} - множество состояний;

2. Z={z1,z2,...,zF} - входной алфавит;

3. W={w1,w2,...,wG} - выходной алфавит типа 1;

4. U={u1,u2,...,uH} - выходной алфавит типа 2;

5. б:A*Z->A - функция переходов, реализующая отображение Д##*Z в А;

6. #1:A*Z->W - функция выходов, реализующая отображение Д#1#A*Z в W;

7. #2:A->U - функция выходов, реализующая отображение Д#2#A в Z;

8. а1#А - начальное состояние автомата.

Абстрактный С-автомат можно представить в виде устройства с одним входом, на который поступают сигналы из входного алфавита Z, и двумя выходами, на которых появляются сигналы из алфавитов W и U. Отличие С-автомата от моделей Мили и Мура состоит в том, что он одновременно реализует две функции выходов #1 и #2, каждая из которых характерна для этих моделей в отдельности. Закон функционирования С-автомата можно описать следующими уравнениями: а(t+1)=б(a(t),z(t));

w(t)=#1(a(t),z(t));

u(t)=#2(a(t)); t=0,1,2,...

Выходной сигнал Uh=#2(am) выдается все время, пока автомат находится в состоянии am. Выходной сигнал Wg=#1(am,zf) выдается во время действиявходного сигнала Zf при нахождении автомата в состоянии am.

Рассмотренные выше абстрактные автоматы можно разделить на: - полностью определенные и частичные; - детерменированные и вероятностные; - синхронные и асинхронные.

Полностью определенным называется абстрактный цифровой автомат, у которого функция переходов и функция выходов определены для всех пар (ai,zj).

Частичным называется абстрактный автомат, у которого функция переходов или функция выходов ,или обе эти функции определены не для всех пар (ai,zj).

К детерменированным относятся автоматы, у которых выполнено условие однозначности переходов : автомат, находящийся в некотором состоянии ai, под действием любого входного сигнала zj не может перейти более, чем в одно состояние.

В противном случае это будет вероятностный автомат, в котором при заданном состоянии ai и заданном входном сигнале zj возможен переход с заданной вероятностью в различные состояния.

Для определения синхронных и асинхронных автоматов вводится понятие устойчивого состояния.

Состояние as автомата называется устойчивым, если для любого состояния ai и входного сигнала zj таких, что б(ai,zj)=as имеет место б(as,zj)=as, т.е. состояние устойчиво, если попав в это состояние под действием некоторого сигнала zj, автомат выйдет из него только под действием другого сигнала zk, отличного от zj.

Автомат, у которого все состояния устойчивы - асинхронный. Автомат называется синхронным, если он не является асинхронным.

Абстрактный аытомат называется конечным, если конечны множества А={a1,a2,...,aM}, Z={z1,z2,...,zF}, W={w1,w2,...,wG}. Автомат носит название инициального, если в нем выделено начальное состояние a1.

СПОСОБЫ ОПИСАНИЯ И ЗАДАНИЯ АВТОМАТОВ.

Для того, чтобы задать автомат, необходимо описать все компоненты кортежа S=(A,Z,W,б,#,а1). Множества А,Z,W описываются и задаются простым перечислении своих элементов. Среди многообразия различных способов заданий функций б и # (следовательно и всего автомата в целом) наибольшее распространение получили табличный и графический.

При табличном способе задания автомат Мили описывается с помощью двух таблиц. Одна из них (таблица переходов) задает функцию б, т.е. a(t+1)=б(a(t),z(t)) (табл.1), вторая (таблица выходов) - функцию #, т.е. W(t)=#(a(t),z(t)) (табл.2).

Таблица 1 Таблица 2

Таблица переходов автомата Мили Таблица выходов автомата Мили

I--------------------I I----I----------------I

I I a1 a2 a3 a4I I I a1 a2 a3 a4I

I----I---------------I I----I----------------I

I z1 I a2 a1 a2 a3I I z1 I w1 w2 w1 w2I

I----I---------------I I----I----------------I

I z2 I a3 a4 a1 a1I I z2 I w2 w3 w4 w5I

I--------------------I I---------------------I

Каждому столбцу из приведенных таблиц поставлено в соответствие одно состояние из множества А, каждой строке - один входной сигнал из множества Z. На пересечении столбца am и строки zf в табл.1 записывается состояние as, в которое должен перейти автомат из состояния am под действием входного сигнала Zf,т.е. as=б(am,zf). На пересечении столбца am и строки zf в табл.2 записывается выходной сигнал Wg, выдаваемый автоматом в состоянии am при поступлении на вход сигнала zf, т.е. Wg=#(am,zf).

Для приведенных таблиц множества, образующие автомат A={a1,a2,a3,a4}, Z={z1,z2}, W={w1,w2,w3,w4,w5}. Автомат Мили может быть задан одной совмещенной таблицей переходов и выходов (табл.3), в которой каждый элемент as/wg записанный на пересечении столбца am и строки zf, определяется следующим образом:

as=б(am,zf); wg=#(am,zf).

Табл.3.Совмещенная таблица переходов и выходов для автомата Мили

--------------------------------------

I I a1 I a2 I a3 I a4 I

I------------I-------I-------I-------I

I z1 I a2/w1 I a1/w2 I a2/w1 I a3/w2 I

I----I-------I-------I-------I-------I

I z2 I a3/w2 I a4/w3 I a1/w4 I a1/w5 I

--------------------------------------

Автомат Мура задается одной отмеченной таблицей переходов (табл.4), в которой каждому столбцу приписаны не только состояние am,но еще и выходной сигнал Wg, соответствующий этому состоянию, где Wg=#(am).

Табл.4.Отмеченная таблица переходов автомата Мура

--------------------------

I I w1 w2 w3 w1 I

I I-------------------I

I I a1 a2 a3 a4 I

I------------------------I

I z1 I a1 a2 a2 a3 I

I z2 I a2 a3 a4 a1 I

--------------------------

Для частичных автоматов Мили и Мура в рассмотренных таблицах на месте неопределенных состояний и выходных сигналов ставится прочерк. В таких автоматах выходной сигнал на каком-то переходе всегда неопределен, если неопределенным является состояние перехода. Кроме того, выходной сигнал может быть неопределенным и для некоторых существующих переходов.

Для задания С-автоматов также используется табличный метод. В этом случае таблица переходов (табл.5) аналогична таблице перехожов автомата Мили, а в таблице выходов каждое состояние отмечено соответствующим выходным сигналом ui выходного алфавита типа 2.(табл.6)

Табл.5 Таблица переходов С-автомата Таблица выходов С-автомата

----------------------------- ---------------------------

| | а1 а2 а3 а4 | | | u1 | u2 | u3 | u1 |

|------|--------------------| | |----|----|----|----|

| z1 | a1 a2 a2 a3 | | | a1 | a2 | a3 | a4 |

|------|--------------------| |-----|----|----|----|----|

| z2 | a3 a4 a1 a2 | | z1 | a1 | a4 | a1 | a2 |

----------------------------- |-----|----|----|----|----|

| z2 | a3 | a2 | a4 | a3 |

---------------------------

При графическом способе автомат задается в виде ориентированного графа, вершины которого соответствуют состояниям, а дуги - переходам между ними. Дуга, направленная из вершины am, задает переход в автомате из состояния am в состояние as. В начале этой дуги записывается входной сигнал zf#Z, вызывающий данный переход as=б(am,zf). Для графа автомата Мили выходной сигнал wg#W, формируемый на переходе, записывается в конце дуги, а для автомата Мура - рядом с вершиной am, отмеченной состоянием am, в котором он формруется. Еслн переход в автомате из состояния am и состояние as производится под действием нескольких входных сигналов, то дуге графа, направленной am в as, приписываются все эти вхожные и соответствующие входным сигналы. Граф С-атомата содержит выходные сигналы двух типов и они обозначаются на графе как на графах соответствующих автоматов.

№49. Канонический метод синтеза конечного автомата

ПРИМЕР КАНОНИЧЕСКОГО МЕТОДА СТРУКТУРНОГО СИНТЕЗА АВТОМАТА.

Выполним структурный синтез частичного автомата А, заданного своими таблицами переходов и выходов.

¦ a1 a2 a3 a4 ¦ a1 a2 a3 a4

---+--------------- ---+---------------

z1 ¦ a1 a4 a4 - z1 ¦ w2 w1 w3 -

z2 ¦ - a1 a1 - z2 ¦ - w3 w1 -

z3 ¦ a2 - a2 a3 z3 ¦ w1 - w4 w2

Синтез будем выполнять в следующем порядке :

1. Выберем в качестве элементов памяти D-триггер, функция входов которого представлена в таблице.

2. Закодируем входные, выходные сигналы и внутренние состояния автомата. Количество входных абстрактных сигналов F = 3, следовательно количествовходных структурных сигналов L= ] log2 F [ = ] log2 3 [ = 2,т.е. х1, х2.

Количество выходных абстрактных сигналов G = 4, следовательно количество выходных структурных сигналов N =] log2 G [ = ]log2 4 [ = 2, т.е. у1, у2. Количество внутренних состояний абстрактного автомата M = 4, следовательно количество двоичных элементов памяти

R = ] log2 M [ = ] log2 4 [ = 2.

Следовательно, структура ЦА с учетом того, что исходный автомат является автоматом Мили, в качестве элементов памяти используется D-триггер, может быть представлена в виде :

+----------------------+

¦ +------------------+ ¦ +-----+

¦ ¦ +-----+ +----+ ¦ +-¦ КС2 ¦ Y1

X1---------------0-+-¦ КС1 +---¦D¦T ¦ +---¦ +-----

X2-----------------0-¦ ¦ ¦C¦1 +---0-¦ ¦

¦ ¦ +----+Q1 ¦ ¦ ¦

+---¦ ¦ +----+Q2 ¦ ¦ ¦ Y2

¦ +-¦ +---¦D¦T +-0-+-¦ +-----

¦ ¦ ¦ ¦ ¦C¦2 ¦ ¦ ¦ ¦ ¦

¦ ¦ +-----+ +----+ ¦ ¦ +-----+

¦ +------------------+ ¦

+----------------------+

Kодирование входных, выходных сигналов и внутренних состояний представлена в таблицах :

¦ x1 x2 ¦ y1 y2 ¦ Q1 Q2

---+------- ---+------- ---+-------

z1 ¦ 0 0 w1 ¦ 0 0 a1 ¦ 0 0

z2 ¦ 0 1 w2 ¦ 0 1 a2 ¦ 0 1

z3 ¦ 1 1 w3 ¦ 1 1 a3 ¦ 1 1

w4 ¦ 1 0 a4 ¦ 1 0

Кодирование, в обшем случае, осуществляется произвольно. Поэтому, например, каждому из сигналов Zi можно поставить в соответствие любую двухразрядную комбинацию х1, х2. Необходимо только, чтобы разные выходные сигналы Zi кодировались разными комбинациями х1, х2. Аналогично для Wi и Ai.

3. Получим кодированные таблицы переходов и выходов структурного автомата. Для этого в таблицах переходов и выходов исходного абсрактного автомата вместо Zi, Wi, Ai ставим сотответствующие коды.Получим таблицы:

Кодированная таблица переходов Кодированная таблица выходов

Q1 Q2 Q1 Q2 a1 a2 a3 a4

X1 X2 ¦ 00 ¦ 01 ¦ 11 ¦ 10 X1 X2 ¦ 00 ¦ 01 ¦ 11 ¦ 10

-----+----+----+----+---- -----+----+----+----+----

z1 00 ¦ 00 ¦ 10 ¦ 10 ¦ -- z1 00 ¦ 01 ¦ 00 ¦ 11 ¦ --

-----+----+----+----+---- -----+----+----+----+----

z2 01 ¦ -- ¦ 11 ¦ 00 ¦ -- z2 01 ¦ -- ¦ 11 ¦ 00 ¦ --

-----+----+----+----+---- -----+----+----+----+----

z3 11 ¦ 01 ¦ -- ¦ 01 ¦ 11 z3 11 ¦ 00 ¦ -- ¦ 10 ¦ 01

В кодированной таблице переходов заданы функции Q1(t+1) = v1(x1, x2, Q1(t), Q2(t)), Q2(t+1) = v2(x1, x2, Q1(t), Q2(t)).

В кодированной таблице выходов заданны функции : y1 = f1(x1, x2, Q1(t), Q2(t)), y2 = f2(x1, x2, Q1(t), Q2(t)).

4. При каноническом методе синтез сводится к получению функций:

y1 = f1(x1, x2, Q1, Q2), y2 = f2(x1, x2, Q1, Q2), D1 = F1(x1, x2, Q1, Q2), D2 = F2(x1, x2, Q1, Q2)

и последующем построении комбинационных схем, реализующих данную систему булевых функций.

Функции у1 и у2 могут быть непосредственно получены из таблицы выходов, например, в виде :

y1 = ~x1 x2 ~Q1 Q2 + ~x1 ~x2 Q1 Q2 + x1 x2 Q1 Q2

y2 = ~x1 ~x2 ~Q1 ~Q2 + ~x1 x2 ~Q1 Q2 + ~x1 ~x2 Q1 Q2 + x1 x2Q1 ~Q2.

Однако выраженик для у1 и у2 можно существенно упростить в результате минимизации, например, с помощью карт Карно:

00 01 11 10 00 01 11 10

+-------------------+ +-------------------+

00 ¦ 0 ¦ 0 ¦ 1 ¦ - ¦ 00 ¦ 1 ¦ 0 ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 1 ¦ 0 ¦ - ¦ 01 ¦ - ¦ 1 ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 0 ¦ - ¦ 1 ¦ 0 ¦ 11 ¦ 0 ¦ - ¦ 0 ¦ 1 ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

В результате минимизации имеем:

y1 = ~x2 Q1 + x1 Q2 +~x1 x2 ~Q1, (*)

y2 = ~x2 Q1 + Q1 ~Q2 + ~x2 ~Q2 + ~x1 x2 ~Q1.

Для получения выражений для D1 и D2 необходимо получить таблицы функций возбуждения. Для чего в общем случае необходимо воспользоваться таблицей переходов и функциями входов элементов памяти. Зная код исходного состояния автомата и код состояния перехода на основании таблицы входов триггера получаем требуемое значение функции возбуждения, обеспечивающее заданный переход. Однако для D-триггеров, как отмечалось ранее, таблица переходов совпадает с таблицей функции возбуждения. Тогда либо непосредственно из этой таблицы, либо в результате минимизации получаем требуемые значения Di. Обычно используется минимизация с помощью карт Карно:

00 01 11 10 00 01 11 10

+-------------------+ +-------------------+

00 ¦ 0 ¦ 1 ¦ 1 ¦ - ¦ 00 ¦ 0 ¦ 0 ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 1 ¦ 0 ¦ - ¦ 01 ¦ - ¦ 1 ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 0 ¦ - ¦ 0 ¦ 1 ¦ 11 ¦ 1 ¦ - ¦ 1 ¦ 1 ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

Карта Карно для D1 Карта Карно для D2

В результате миинмизации получаем:

D1 = ~Q1 Q2 + Q1 ~Q2 + ~x2 Q2, (**)

D1 = x1 + x2 ~Q1.

5. На основании полученных в результате синтеза булевых выражений ((*), (**)) строим функциональную схему автомата. Для этого уравнения ((*), (**)) представим в виде:

P = ~x2 Q1 + ~x1 x2 ~Q1,

y1 = P + x1 Q2, y2 = P + ~x2 ~Q2 + Q1 ~Q2,

D1 = ~Q1 Q2 + ~x2 Q2 + Q1 ~Q2, D2 = x1 + x2 ~Q1.

ОСОБЕННОСТИ СИНТЕЗА АВТОМАТОВ НА БАЗЕ T-, RS- и JK-ТРИГГЕРОВ.

Необходимо отметить, что синтез на базе указанных типов триггеров осуществляется аналогично выполненному синтезу на базе D-триггеров. В частности, п. 1 - 3 (см. предыдущий параграф) абсолютно аналогичны. Кроме того, как следует из п.4 (см. предыдущий параграф) выходные сигналы не зависят от типа триггеров, поэтому выражение для yi будут одинаковыми для любого типа триггеров. Однако функции возбуждения будут различны для разных типов триггеров и получаются на основании таблицы переходов исходного автомата и функции входов выбранного триггера. Без особых пояснений ниже приведены таблицы функций входов, функций возбуждений и карты Карно для миинмизации функций возбуждения при использовании для синтеза автомата предыдущего параграфа T-, RS-, JK-триггеров.

T - триггер.

Таб. Функция входов. Таб. Функция возбуждения

+------------------------+ Q1 Q2

¦ Q(t) ¦ Q(t+1) ¦ T(t) ¦ X1 X2 ¦ 00 ¦ 01 ¦ 11 ¦ 10

+------+--------+--------¦ -----+----+----+----+----

¦ 0 ¦ 0 ¦ 0 ¦ 00 ¦ 01 ¦ 11 ¦ 01 ¦ --

¦ 0 ¦ 1 ¦ 1 ¦ -----+----+----+----+----

¦ 1 ¦ 0 ¦ 1 ¦ 01 ¦ -- ¦ 10 ¦ 11 ¦ --

¦ 1 ¦ 1 ¦ 0 ¦ -----+----+----+----+----

+------------------------+ 11 ¦ 01 ¦ -- ¦ 10 ¦ 01

Q1 Q2 00 01 11 10 Q1 Q2 00 01 11 10

X1 X2 +-------------------+ X1 X2 +-------------------+

00 ¦ 0 ¦ 1 ¦ 0 ¦ - ¦ 00 ¦ 0 ¦ 1 ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 1 ¦ 1 ¦ - ¦ 01 ¦ - ¦ 0 ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 0 ¦ - ¦ 1 ¦ 0 ¦ 11 ¦ 1 ¦ - ¦ 0 ¦ 1 ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ 0 ¦

+-------------------+ +-------------------+

Карта Карно для T1. Карта Карио для T2.

T1 = ~Q1 Q2 + X2 Q2 T2 = X2 ~Q2 +~X2 Q2

RS - триггер.

Таб. Функция входов. Таб. Функция возбуждения

Q1 Q2

+-------------------+ +-----------------------------------+

¦Q(t)¦Q(t+1)¦ R ¦ S ¦X1 X2¦ 00 ¦ 01 ¦ 11 ¦ 10 ¦

+----+------+---+---¦ ---+--------+--------+--------+--------¦

¦ 0 ¦ 0 ¦ x ¦ 0 ¦ ¦R1S2R2S2¦R1S1R2S2¦R1S1R2S2¦R1S1R2S2¦

¦ 0 ¦ 1 ¦ 0 ¦ 1 ¦ +--------+--------+--------+--------¦

¦ 1 ¦ 0 ¦ 1 ¦ 0 ¦ 00 ¦ x0 x0 ¦ 01 10 ¦ 0x 10 ¦ -- -- ¦

¦ 1 ¦ 1 ¦ 0 ¦ x ¦ 01 ¦ -- -- ¦ 01 0x ¦ 10 10 ¦ -- -- ¦

+-------------------+ 11 ¦ x0 01 ¦ -- -- ¦ 10 0x ¦ 0x 01 ¦

+-----------------------------------+

Q1 Q2 00 01 11 10 Q1 Q2 00 01 11 10

X1 X2 +-------------------+ X1 X2 +-------------------+

00 ¦ x ¦ 0 ¦ 0 ¦ - ¦ 00 ¦ 0 ¦ 1 ¦ x ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 0 ¦ 1 ¦ - ¦ 01 ¦ - ¦ 1 ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ x ¦ - ¦ 1 ¦ 0 ¦ 11 ¦ 0 ¦ - ¦ 0 ¦ x ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

Карта Карно для R1. Карта Карно для S1.

Q1 Q2 00 01 11 10 Q1 Q2 00 01 11 10

X1 X2 +-------------------+ X1 X2 +-------------------+

00 ¦ x ¦ 1 ¦ 1 ¦ - ¦ 00 ¦ 0 ¦ 0 ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 0 ¦ 1 ¦ - ¦ 01 ¦ - ¦ x ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 0 ¦ - ¦ 0 ¦ 0 ¦ 11 ¦ 1 ¦ - ¦ x ¦ 1 ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

Карта Карно для R2. Карта Карио для S2.

R1 = X2 Q1 Q2 S1 = ~Q1 Q2 R2 = ~X2 + ~X1 Q1 S2 = X1

JK - триггер.

Таб. Функция входов. Таб. Функция возбуждения

Q1 Q2

+-------------------+ +-----------------------------------+

¦Q(t)¦Q(t+1)¦ J ¦ K ¦X1 X2¦ 00 ¦ 01 ¦ 11 ¦ 10 ¦

+----+------+---+---¦ ---+--------+--------+--------+--------¦

¦ 0 ¦ 0 ¦ 0 ¦ x ¦ ¦J1K2J2K2¦J1K1J2K2¦J1K1J2K2¦J1K1J2K2¦

¦ 0 ¦ 1 ¦ 1 ¦ x ¦ +--------+--------+--------+--------¦

¦ 1 ¦ 0 ¦ x ¦ 1 ¦ 00 ¦ 0x 0x ¦ 1x x1 ¦ x0 x1 ¦ -- -- ¦

¦ 1 ¦ 1 ¦ x ¦ 0 ¦ 01 ¦ -- -- ¦ 1x x0 ¦ x1 x1 ¦ -- -- ¦

+-------------------+ 11 ¦ 0x 1x ¦ -- -- ¦ x1 x0 ¦ x0 1x ¦

+-----------------------------------+

Q1 Q2 00 01 11 10 Q1 Q2 00 01 11 10

X1 X2 +-------------------+ X1 X2 +-------------------+

00 ¦ 0 ¦ 1 ¦ x ¦ - ¦ 00 ¦ x ¦ x ¦ 0 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ 1 ¦ x ¦ - ¦ 01 ¦ - ¦ x ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 0 ¦ - ¦ x ¦ x ¦ 11 ¦ x ¦ - ¦ 1 ¦ 0 ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

Карта Карно для J1. Карта Карно для K1.

Q1 Q2 00 01 11 10 Q1 Q2 00 01 11 10

X1 X2 +-------------------+ X1 X2 +-------------------+

00 ¦ 0 ¦ x ¦ x ¦ - ¦ 00 ¦ x ¦ 1 ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

01 ¦ - ¦ x ¦ x ¦ - ¦ 01 ¦ - ¦ 0 ¦ 1 ¦ - ¦

+----+----+----+----¦ +----+----+----+----¦

11 ¦ 1 ¦ - ¦ x ¦ 1 ¦ 11 ¦ x ¦ - ¦ 0 ¦ x ¦

+----+----+----+----¦ +----+----+----+----¦

10 ¦ - ¦ - ¦ - ¦ - ¦ 10 ¦ - ¦ - ¦ - ¦ - ¦

+-------------------+ +-------------------+

Карта Карно для J2. Карта Карио для K2.

J1 = Q2 K1 = X2 Q2 J2 = X1 K2 = ~X2 + ~X1 Q1

№50. Кодирование внутренних состояний автомата

Кодирование заключается в сопоставлении каждому состоянию автомата набора (кода) состояний элементов памяти. При этом наборы для всех состояний должны иметь одинаковую длину, а разным состояниям автомата должны соответствовать разные наборы. Если элементы памяти двоичные, то их число R >=] log2 M [. Переход автомата из одного состояния в другое осуществляется за счет изменения состояний элементов памяти. Если автомат переходит из состояния с кодом 010 в состояние с кодом 100, то это означает, что триггер V1 переходит из

состояния 0 в состояние 1, V2 - из 1 в 0, V3 - сохраняет свое состояние.

При функционировании автомата могут появиться так называемые состязания. Это явление возникает вследствие того, что элементы памяти имеют различные, хотя и достаточно близкие, времена срабатывания. Различны также задержки сигналов возбуждения, поступающих на входные каналы элементарных автоматов по логическим цепям неодинаковой длины.

Если при переходе автомата из одного состояния в другое должны изменить свои состояния сразу несколько запоминающих элементов, то между ними начинаются состязания. Тот элемент, который выиграет эти состязания, т.е. изменит свое состояние ранее, чем другие элементы, может через цепь обратной связи изменить сигналы на входах некоторых запоминающих элементов до того, как друнгие, участвующие в состязаниях элементы, изменят свои состояния. Это может привести к переходу автомата в состояние, не предусмотренное его графом. Поэтому в процессе перехода из состояния Am в состояние As под действием входного сигнала Zf автомат может оказаться в состоянии Ak или Al:

Ak As

+------+ +------+

¦ 0001 +------------>¦ 1001 ¦ Состязания

+------+ +------+ в

^ ^ автомате

+------+ +------+

¦ 0101 +------------>¦ 1101 ¦

+------+ +------+

Am Al

Если затем при том же входном сигнале Zf автомат из Ak и Al перейдет в As, то такие состязания являются допустимыми или некритическими. Если же в этом автомате есть переход, например, из Ak в Aj <> As под действием того же сигнала Zf, то автомат может перейти в Aj, а не в As и правильность его работы будет нарушена.

+------+ +------+ +------+

¦ 0101 +-----¦ 0001 +-----¦ 0011 ¦ Гонки в автомате

+------+ +------+ +------+

Такие состязания называются критическими состязаниями или гонками и необходимо принимать меры для их устронения. Устранить гонки можно аппаратными средствами либо используя специальные методы кодирования. Один из способов ликвидации гонок состоит в тактировании входных сигналов автомата импульсами определенной длительности. Предполагается, что кроме входных каналов х1, ..., хl имеется еще канал С от генератора синхроимпульсов, по которому поступает сигнал С = 1 в момент прихода импульса и С = 0 при его отсутствии. В связи с этим входные сигналы на переходе (Am, As) будет не Zf, а CZf. Тогда если длительность импульса tc меньше самого короткого пути прохождения тактированного сигнала обратной связи по комбинационной схеме, то к моменту перхода в промежуточное состояние Ак сигнал C = 0, CZf = 0, что исключает гонки. Канал С - это фактически синхровход триггера. Недостаток метода - в трудности подбора требуемой длительности импульса, т.к. она зависит от многих факторов, не поддающихся строгому учету.

Другой способ ликвидации гонок заключается во введении двойной памяти. В этом случае каждый элемент памяти дублируется, причем перепись из первого элемента памяти во второй происходит в момент С = 0.

Для устранения гонок используются специальные методы противогоночного кодирования, среди которых чаще всего применяется так называемое соседнее кодирование состояний автомата, при котором условие отсутствия гонок всегда выполнено. При соседнем кодировании любые два состояния связанные дугой на графе автомата кодируются наборами, отличающимися состояниями лишь одного элемента памяти.

Соседнее кодирование не всегда возможно. Граф автомата, допускающее соседнее кодирование, должен удовлетворять ряду требований, а именно:

1) в графе автомата не должно быть циклов с нечетным числом вершин;

2) два соседних состояния второго порядка не должны иметь более двухсостояний, лежащих между ними. Под состояниями второго порядка понимаются такие два состояния, путь между которыми по графу автомата состоит из двух ребер (независимо от ориентации).

Анализ канонического метода структурного синтеза автомата показывает, что различные варианты кодирования состояний автомата приводят к различным выражениям функций возбуждения памяти и функций выходов, в результате чего сложность комбинационной схемы существенно зависит от выбранного кодирования. Среди множества существующих алгоритмов кодирования рассмотрим лишь два наиболее часто встречаемых:

1) алгоритм кодирования для D-триггеров;

2) эвристический алгоритм кодирования.

№51. Принцип микропрограммного управления

ЭВМ перерабатывает информацию, выполняя над ней какие-то операции. Для выполнения операций над информацией используются операционные устройства - процессоры, каналы ввода-вывода, устройства управления внешними устройствами и т.д. Функцией операционного устройства является выпрлнение заданного множества операций F={f1,...,fG} над входными словами D={d1,...,dH} c целью вычисления слов R={r1,...,rQ}, которые представляют результаты операций R=fg(D), где g=1,2,...,G.

Функциональная и структурная организация операционных устройств базируется на принципе микропрограммного управления, который состоит в следующем:

1. Любая операция fg(g=1,...,G), реализуемая устройством, рассматривается как сложное действие, которое разделяется на последовательность элементарных действий над словами информации. Эти элементарные действия называются микрооперациями.

2. Для управления порядком следования микроопераций используются логические условия, которые в зависимости от значений слов, преобразуемых микрооперациями, принимают значения "ложь" или "истина" (1 или 0).

3. Процесс выполнения операций в устройстве описывается в форме алгоритма, который представляется в терминах микроопераций и логических условий и называется микропрограммой. Микропрограмма определяет порядок проверки значений логических условий и следования микроопераций, необходимый для получения требуемых результатов.

4. Микропрограмма используется как форма представления функции устройства, на основе которой определяется структура и порядок функционирвания устройства во времени. Т.о. из принципа микропрограммного управления следует, что структура и порядок функционирования операционных устройств предопределяется алгоритмом выполнения операции F={f1,...fG}.

К элементарным действиям над словами информации микрооперациям относятся : передача информации из одного регистра в другой, взятие обратного кода, сдвиг и т.д.

№52. Структура операционного устройства. Функции ОА и УА.

Операционное устройство состоит из операционного автомата (ОА) и управляющего автомата (УА).

D ¦ ¦ R

¦ ¦

+---------+ X

¦ ¦-+

¦ OA ¦ ¦ Что делать

+---------+ ¦

Y ¦ ¦

¦ ¦

+---------+ ¦

¦ ¦ ¦ Как и когда делать

¦ УА ¦-+

+---------+

¦ g

Операционный автомат (ОА) служит для хранения слов информации, выпогнения набора микроопераций и вычисления значений логических условий, т.е. операционный автомат является структурой, организованной для выполнения действий над информацией. Микрооперации, выполняемые ОА, задаются множеством управляющих сигналов

Y={y1,....,yM},

с каждым из которых отождествляется определенная микрооперация.

Значения логических условий, вычисляемые в операционном автомате, отображаются множеством осведомительных сигналов

X={x1,...,xL},

каждый из которых отождествляется с определенным логическим условием.

Управляющий автомат (УА) генерирует последовательность управляющих сигналов, предписанную микропрограммой и соответствующую значениям логическим условий. Иначе говоря, управляющий автомат задает порядок выполнения действий в ОА, вытекающий из алгоритма выполнения операций. Наименование операции, которую необходимо выполнить в устройстве, определяется кодом g операции, поступающим в УА извне. По отношению к УА-ту сигналы g1,...,gh, посредством которых кодируется наименование операции и осведомительные сигналы x1,...,xL, формируемые в операционном автомате, играют одинаковую роль : они влияют на порядок выработки управляющих сигналов Y. Поэтому сигналы g1,...,gh и x1,...,xL относятся к одному классу - к классу осведомительных сигналов, поступающих на вход УА.

Т.о. любое операционное устройство - процессор, канал ввода-вывода и т.д. - является композицией операционного и управляющего автоматов. Операционный автомат, реализуя действия над словами информации, является исполнительной частью устройства, работой которого управляет управляющий автомат, генерирующий необходимые последовательности управляющих сигналов.

Операционный и управляющий автоматы могут быть определены своими функциями - перечнем выполняемых ими действий.

Функция ОА определяется следующей совокупностью сведений :

1) множеством входных слов D={d1,...,dH}, вводимых в автомат в качестве операндов;

2) множеством выходных слов R={r1,...,rQ}, представляющих результаты операций;

3) множеством внутренних слов S={s1,...,sN}, используемых для представления информации в процессе выполнения операций. Можно считать, что входные и выходные слова совпадают с определенными внутренними D=<S, R=<S.

4) множеством микроопераций Y={ym}, реализующих преобразование S= m(s) над словами информации, где  m - вычисляемая функция;

5) множеством логических условий X={xi}, где xi=i(si) и  i - булева функция;

T.o. функция ОА задана, если заданы (определены) множества D, R, S, Y, X. Время не является аргументом функции ОА. Функция устанавливает список действий-микроопераций и логических условий, которые может выполнять автомат, но никак не определяет порядок следования этих действий во времени. Т.е. функция ОА характеризует средства, которые могут быть использованы для вычислений, но не сам вычислительный процесс.

Порядок выполнения действий во времени определяется в форме функций управляющего автомата. Функция управляющего автомата - это операторная схема алгоритма (микропрограммы), функциональными операторами которой являются символы у1,...,уm, отождествляемые с микрооперациями, и в качестве логических условий используются булевы переменные х1,...,хL. Операторная схема алгоритма наиболее часто представляется в виде граф- схемы алгоритма (ГСА). ГСА определяет вычислительный процесс последовательно во времени, устанавливая порядок проверки логических условий х1-хL и порядок следования микроопераций у1-уm.

№53. Микропрограммные автоматы. Интерпретация граф- схемы алгоритма.

Граф-схема алгоритма есть форма представления микропрограммы, которую должно выполнить операционное устройство (ОУ). При построении операционного устройства как состоящего из операционного (ОА) и управляющего (УА) автоматов необходимо уметь выделить функции ОА и УА из ГСА.

Обычно микропрограмма представляется в виде содержательной ГСА. В этом случае для задания функций ОА необходимо перечислить все выполняемые микрооперации и все проверяемые логические условия данной микропрограммы, а также описать разрядность слов, обрабатываемых операционным устройством. Для инициализации выполнения той или иной микрооперации на ОА должны поступать в нужный согласно ГСА момент времени управляющие сигналы Yi. Обычно при проектировании ОУ принимают определенный способ кодирования микроопераций (чаще всего кодом, содержащим столько разрядов, сколько всего различных микроопераций) и для разработки ОА считают, что УА выдает код микроопераций, которые должны выполниться в данный момент времени. Для УА важна последовательность выдачи соответствующих кодов микроопераций в зависимости от логических условий, вырабатываемых ОА и анализируемых УА в нужные моменты времени. Если принят способ кодирования микроопераций, то функции УА задаются кодированной ГСА. Поэтому для различных содержательных ГСА , имеющих одинаковую кодированную ГСА, ОА будут различны, но УА будет одним и тем же.

Конечный автомат, интерпретирующий микропрограмму работы дискретного устройства, называется микропрограммным автоматом.

Одну и ту же ГСА можно интерпретировать как автоматом Мили, так и автоматом Мура.

Абстрактный синтез микропрограммного автомата по ГСА осуществляется в два этапа:

1. Получение отмеченной ГСА.

2. Построение графа автомата или таблиц переходов и выходов.

№54. Канонический метод синтеза МПА Мили с «жесткой логикой»

На этапе получения отмеченной ГСА входы вершин, следующих за операторными, отмечают символами a1, a2,.. по следующим правилам:

1) символом а1 отмечают вход вершины, следующей за начальной, а также вход конечной вершины;

2) входы всех вершин следующих за операторными, должны быть отмечены;

3) входы различных вершин за ,исключением конечной, отмечаются различными символами;

4) если вход вершины отмечается, то только одним символом.

Ясно, что для проведения отметок потребуется конечное число символов а1,...,am. Результатом первого этапа является отмеченная ГСА, которая служит основой для второго этапа - переход к графу или таблицам переходов-выходов. Пример ГСА, отмеченной для автомата Мили, представлен на рис.1 .

--------

( начало )

--------

¦ a1

0 / \ 1

+--------/ Х1 \---------+

+---------------¦ \ / ¦

¦ +----------+ \ / +------------+

¦ ¦ y1 y2 ¦ a3¦ ¦

¦ +----------+ +----------+ +----------+

¦ ¦ a2 ¦ y3 y4 ¦ ¦ y1 y4 ¦

¦ 1 / \ 0 +----------+ +----------+

¦ +----/ Х3 \---------+ a4¦ ¦

¦ ¦ \ / ¦ ¦ ¦

¦ ¦ \ / +----------+ / \ 1 ¦

¦ ¦ ¦ y2 y3 ¦ / Х2 \---------+

¦ ¦ a2 +----------+ \ /

¦ 0 / \ ¦ \ /

+----/ Х2 \ +-----------¦ 0

¦ \ / ¦a5

¦ \ / +------+

¦ ¦ ¦ y2 ¦

¦ ¦ 1 +------+

¦ +--------+ ¦

¦ ¦ y4 ¦ ¦

¦ +--------+ ¦

¦ ¦ a6 ¦

¦ 0 / \ ¦

+----/ X2 \ ¦

\ / ¦

¦ 1 ¦

+--------------------------------+

¦a1

-------

( конец )

-------

Рис.1 . ГСА, отмеченная для автомата Мили.

На втором этапе из отмеченной ГСА строят граф автомата или таблицы переходов-выходов. Для этого полагают, что в автомате будет столько состояний сколько символов ai понадобилось при отметке ГСА.

На плоскости рисунка отмечаем все состояния автомата ai. Для каждого из состояний ai определяем по отмеченной ГСА все пути, ведущие в другие состояния и проходящие обязательно только через одну операторную вершину. Например, из состояния а1(рис. ) есть переход в состояние a2 (путь проходит через операторную вершину y1y2) и в состояние a4(путь проходит через вершину y3y4). Перехода из a1 в a3 нет, так как на этом пути нет ни одной операторной вершины. Будем считать, что автомат осуществляет переход, например, из a1 в a2 при условии x1=0 или x1 (см.ГСА, рис. ) и вырабатывает на этом переходе выходные сигналы у1у2 (то, что записано в проходимой операторной вершине ГСА, рис. ). Значение условий х2, х3, х4 на этом переходе не оказывает влияния на автомат. Исключение составляет только путь, ведущий в конечную вершину - он может не содержать ни одной операторной вершины (например, переход из а6 в а1), т.е. не сопровождается выработкой выходных сигналов.

Отмечаем на графе все указанные пути для всех состояний в виде дуг, которым приписываем условия перехода и выходной сигнал, вырабатываемый на этом переходе. Получим граф автомата.

На этом графе переходам типа а3->a4, a5->a1 приписывается условие перехода 1, т.к. эти переходы являются безусловными и выполняются всегда, когда автомат попадает в состояние а3 (или а5).

На основании отмеченной ГСА или графа автомата можно построить таблицу переходов-выходов. Для микропрограммных автоматов таблица переходов-выходов строится в виде списка и различаются прямая и обратная таблицы. Для данного автомата прямая таблица представлена в табл. 1., обратная - в табл.2 .

Табл. 1.Прямая таблица переходов- Табл. 2.Обратная таблица переходов-

выходов автомата Мили выходов автомата Мили

+-------------------------+ +-------------------------+

¦ am ¦ as ¦ X ¦ Y ¦ ¦ am ¦ as ¦ X ¦ Y ¦

+----+----+-------+-------¦ +----+-----+-------+------¦

¦ a1 ¦ a4 ¦ x1_ ¦ y3y4 ¦ ¦ a5 ¦ ¦ 1_ ¦ y2 ¦

¦ ¦ a2 ¦ x1 ¦ y1y2 ¦ ¦ a4 ¦ a1 ¦ x2 ¦ y2 ¦

+----+----+-------+-------¦ ¦ а6 ¦ ¦ х4 ¦ - ¦

¦ a2 ¦ a6 ¦x3x2_ ¦ y4 ¦ +----+-----+-------+------¦

¦ ¦ a2 ¦ x3x2_¦ y1y2 ¦ ¦ ¦ ¦_ ¦ ¦

¦ ¦ a5 ¦ x3¦ y4 ¦ ¦ a1 ¦ a2 ¦ x1_ ¦ y1y2 ¦

+----+----+-------+-------¦ ¦ a2 ¦ ¦ x3x2_ ¦ y1y2 ¦

¦ a3 ¦ a4 ¦ 1 ¦ y3y4 ¦ ¦ a6 ¦ ¦ x4 ¦ y1y2 ¦

+----+----+-------+-------¦ +----+-----+-------+------¦

¦ a4 ¦ a3 ¦ x2_ ¦ y1y4 ¦ ¦ a4 ¦ a3 ¦ x2 ¦ y1y4 ¦

¦ ¦ a1 ¦ x2 ¦ y2 ¦ +----+-----+-------+------¦

+----+----+-------+-------¦ ¦ a1 ¦ a4 ¦ x1 ¦ y3y4 ¦

¦ a5 ¦ a1 ¦ 1 ¦ y2 ¦ ¦ a3 ¦ ¦ 1 ¦ y3y4 ¦

+----+----+-------+-------¦ +----+-----+-------+------¦

¦ a6 ¦ a1 ¦ x4_ ¦ - ¦ ¦ ¦ ¦ _ ¦ ¦

¦ ¦ a2 ¦ x4 ¦ y1y2 ¦ ¦ a2 ¦ a5 ¦ x3 ¦ y2y3 ¦

+-------------------------+ +----+-----+-------+------¦

¦ a2 ¦ a6 ¦ x3x2 ¦ y4 ¦

+-------------------------+

В приведенных таблицах am - исходное состояние, as – состояние перехода, Х - условие (входной сигнал), обеспечивающий переход из состояния am в состояние as, Y - выходной сигнал, вырабатываемый автоматом при переходе из am в as.

№55. Канонический метод синтеза МПА Мура с «жесткой логикой»

Для автомата Мура на этапе получения отмеченной ГСА разметка производится согласно следующим правилам:

1) символом а1 отмечается начальная и конечная вершины;

2) различные операторные вершины отмечаются различными символами;

3) все операторные вершины должны быть отмечены;

Пример ГСА, отмеченной для автомата Мура, представлен на рис. 1.

--------

( начало ) a1

--------

0 / \ 1

+--------/ Х1 \---------+

+---------------¦ \ / ¦

¦ +----------+ \ / +------------+

¦ ¦ y1 y2 ¦ a2 ¦ ¦

¦ +----------+ +----------+ +----------+

¦ ¦ a3 ¦ y3 y4 ¦ ¦ y1 y4 ¦ a4

¦ 1 / \ 0 +----------+ +----------+

¦ +----/ Х3 \---------+ ¦ ¦

¦ ¦ \ / ¦ ¦ ¦

¦ ¦ \ / +----------+ / \ 1 ¦

¦ ¦ a5 ¦ y2 y3 ¦ / Х2 \---------+

¦ ¦ +----------+ \ /

¦ 0 / \ ¦ \ /

+----/ Х2 \ +-----------¦ 0

¦ \ / ¦

¦ \ / +------+

¦ ¦ ¦ y2 ¦ a7

¦ ¦ 1 +------+

¦ +--------+ ¦

¦ ¦ y4 ¦ a6 ¦

¦ +--------+ ¦

¦ ¦ ¦

¦ 0 / \ ¦

+----/ X2 \ ¦

\ / ¦

¦ 1 ¦

+--------------------------------+

-------

( конец ) a1

-------

Построение графа автомата Мура аналогично построению графа для автомата Мили.

Таблицы переходов-выходов автомата Мура представлены в табл.1 (прямая) и табл.2 (обратная). Обычно для автомата Мура в таблице переходов-выходов дополнительный столбец для выходных сигналов не используется и выходной сигнал записывается в столбце, где указывается исходное состояние am или состояния перехода as.

Табл.1 .Прямая таблица переходов Табл.2 .Обратная таблица перехо-

автомата Мура. дов автомата Мура.

+----------------------+ +--------------------+

¦ am ¦ as(Y) ¦ X ¦ ¦ am ¦ as(Y) ¦ Y ¦

+----+--------+--------¦ +----+--------+------¦

¦ a1 ¦a3(y3y4)¦ x1_ ¦ ¦ a6 ¦ a1(-) ¦ x4 ¦

¦ ¦a2(y1y2)¦ x1 ¦ ¦ a7 ¦ ¦ 1 ¦

+----+--------+--------¦ +----+--------+------¦

¦ a2 ¦ a6(y4) ¦x3x2_ ¦ ¦ ¦ ¦_ ¦

¦ ¦a2(y1y2)¦ x3x2_ ¦ ¦ a1 ¦a2(y1y2)¦x1_ ¦

¦ ¦a5(y2y3)¦ x3¦ ¦ a2 ¦ ¦x3x2_ ¦

+----+--------+--------¦ ¦ a6 ¦ ¦ x4¦

¦ a3 ¦a4(y1y2)¦ x2_ ¦ +----+--------+------¦

¦ ¦ a7(y2) ¦ x2 ¦ ¦ a1 ¦a3(y3y4)¦ x1 ¦

+----+--------+--------¦ ¦ a4 ¦ ¦ 1 ¦

¦ a4 ¦a3(y3y4)¦ 1 ¦ +----+--------+------¦

¦ ¦ ¦ ¦ ¦ a3 ¦a4(y1y4)¦ x2 ¦

+----+--------+--------¦ +----+--------+------¦

¦ a5 ¦ a7(y2) ¦ 1 ¦ ¦ a2 ¦ a6(y4) ¦ x3x2 ¦

+----+--------+--------¦ +----+--------+------¦

¦ a6 ¦ a1(-) ¦ x4_ ¦ ¦ ¦ ¦ _ ¦

¦ ¦a2(y1y2)¦ x4 ¦ ¦ a2 ¦a5(y2y3)¦ x3 ¦

+----+--------+--------¦ +----+--------+------¦

¦ a7 ¦ a1(-) ¦ 1 ¦ ¦ a3 ¦a7(y2) ¦ y4 ¦

¦ ¦ ¦ ¦ ¦ a5 ¦ ¦ 1 ¦

+----------------------+ +--------------------+

Получением графа или таблиц переходов-выходов заканчивается этап абстрактного синтеза микропрограммного автомата. Как и для конечных автоматов на этапе абстрактного синтеза можно выполнить минимизацию количества внутренних состояний автомата.

№56. Синтез МПА Мура на базе регистра сдвига.

Этот метод разработан для автомата Мура и позволяет при построении схемы отказаться от дешифратора, т.к. состояния кодируются унитарным кодом. В автомате количество элементов памяти выбирается равным количеству внутренних состояний. В каждый момент времени только один тригеер находится в 1, остальные в 0. Обычно при синтезе на базе регистра сдвига используются D-триггеры. Очень эффективен данный метод для так называемых линейных микропрограмм, т.е. микропрограмм без ветвлений (отсутствует логические условия).

Рассмотрим пример синтеза управляющего автомата Мура данным методом. Пусть закодированная ГСА микропрограммы имеет вид рис.

Разметив данную ГСА для автомата Мура, получаем семь состояний. Следовательно число триггеров m=7. Выполним синтез с использованием D-триггеров. Закодируем состояния унитарным кодом : a1 = 1000000, a2=0100000,..., a7=0000001. Обратная структурная таблица переходов-выходов для данного автомата представлена в таблице.

--------

( начало ) a1

--------

+----------+

¦ y1 y2 ¦ a2

+----------+

¦ y2 ¦ a3

+----------+

¦ y3 y4 ¦ a4

+----------+

0 / \ 1

+----/ Х1 \---------+

¦ \ / ¦

+-----+ \ / +-------+

¦ y2 ¦a5 ¦ y4 ¦ a7

+-----+ +-------+

+-----+ ¦

¦ y3 ¦a6 ¦

+-----+ ¦

+--------------------+

-------

( конец ) a1

-------

Таблица. Обратная структурная таблица переходов-выходов автомата Мура.

+----------------------------------------------+

¦ am ¦ K(am) ¦ as(Y) ¦ K(as) ¦ X ¦ ФВ ¦

+----+-------+--------+--------+--------+------¦

¦ a6 ¦0000010¦ a1(-) ¦1000000 ¦ 1 ¦ D1 ¦

¦ a7 ¦0000001¦ ¦ ¦ 1 ¦ D1 ¦

+----+-------+--------+--------+--------+------¦

¦ a1 ¦1000000¦a2(y1y2)¦0100000 ¦ 1 ¦ D2 ¦

+----+-------+--------+--------+--------+------¦

¦ a2 ¦0100000¦ a3(y2) ¦0010000 ¦ 1 ¦ D3 ¦

+----+-------+--------+--------+--------+------¦

¦ a3 ¦0010000¦a4(y3y4)¦0001000 ¦ 1 ¦ D4 ¦

+----+-------+--------+--------+--------+------¦

¦ ¦ ¦ ¦ ¦ _ ¦ ¦

¦ a4 ¦0001000¦ a5(y2) ¦0000100 ¦ x1 ¦ D5 ¦

+----+-------+--------+--------+--------+------¦

¦ a5 ¦0000100¦ a6(y3) ¦0000010 ¦ 1 ¦ D6 ¦

+----+-------+--------+--------+--------+------¦

¦ a4 ¦0001000¦ a7(y4) ¦0000001 ¦ x ¦ D7 ¦

+----------------------------------------------+

На основании структурной таблицы записываем выражения для выходных сигналов yi и функций Di :

D1 = a6 + a7 y1 = a2

D2 = a1 y2 = a2 + a3 + a5

D3 = a2 y3 = a4 + a6

D4 = a3 _ y4 = a4 + a7

D5 = a4*x

D6 = a5

D7 = a4*x

Т.к. состояния автомата закодированы унитарным кодом, то можно отождествить каждое состояние с выходом соответствующего триггера, т.е. принять Ai=Qi. Для принятого способа кодирования переход из одного состояния в другое как бы сопровождается сдвигом кода, записанного в семиразрядном регистре. Этим и объясняется название метода. При определенных навыках синтез автомата Мура на базе регистра сдвига выполняется непосредственно по отмеченной ГСА без построения структурной таблицы переходов-выходов.

№57. Операционный автомат и микропрограмма сложения дробных чисел фиксированной точкой.

Операционный автомат и микропрограмма сложения дробных чисел с фиксированной точкой.

Для сложения чисел с фиксированной запятой нужно знать в каком коде они представлены (в прямом, обратном или дополнительном), т.к. в машине числа могут храниться в любом коде, хотя удобнее хранить в прямом.

примем за основу, что:

числа в памяти хранятся в прямом коде (Это числа с фиксированной запятой).
сложение происходит в обратном коде, для автоматического получения результата.

Пусть оба операнда имеют одинаковую разрядность и требуется получить результат той же разрядности. сумматор накапливающий СМ(0: n ). Для того, чтобы выявлять переполнение, сумматор будет работать в модифицированном коде. То есть

А(1;n)

B(1;n)

_________

C(1;n)

CM(0;n) – сумматор накапливающий;

Пусть есть регистр:

РгВ

=1 х3

х1

D R

у5

у6

A у3 у2

у4 x2

у1

B(1:n):=M(1:n)

CM(0:n):=M(1:n) – так нельзя !

CM(0:n):=M(1).M(1:n)

у1

0 1

у2

0 x2

у3

у4

0 x1 0x3 1

№58.Операционный автомат и микропрограмма сложения дробных чисел с фиксированной точкой.

Используем метод умножения младшими разрядами вперед со сдвигом суммы частичных произведений вправо. Такой метод дает минимальное количество оборудования.

Алгоритм для произведения чисел с фиксированной запятой в прямом коде:

берутся модули от сомножителей;
исходные значения суммы частичных произведений принимается равным 0;
если анализируемая цифра множителя равна 1, то к сумме частных произведений прибавляется множимое. если ноль, то сложения не производится;
сумма частных произведений сдвигается на 1 разряд вправо;
пункты 3 и 4 выполняются для всех цифровых разрядов множителя, начиная с младшего;
произведение имеет знак "+ "если знаки сомножителей одинаковы, и знак "-" в противном случае;
в случае необходимости производим округление результата.

№59. Двоично-десятичные коды (Д-коды) и их свойства. Выполнение операций в Д-кодах.

2-10 код должен удовлетворять 5-ти требованиям:

Должно быть однозначное соответствие между Д-кодом числа и самим числом.
Однозначное соответствие между 2-ичными тетрадами, представляющими цифры, и самими цифрами так чтобы большей тетраде соответствовала большая цифра.
Четной цифре должна соответствовать четная тетрада.
Д-код должен быть самодополняемым, т.е. инверсия всех разрядов должна давать тетраду, которая соответствует цифре взаимообратной исходной.
Постоянство веса каждого разряда.

Широко исп. коды 8421 и 8421+3. Но 8421 не являются самодополняемым, а в коде с избытком три не имеет смысла постоянство веса.

уществует всего один код полностью удовлетворяющий эти требования – это код Айкена с весами 2421.

	2421	8421	8421+3
0	0000	0000	0011
1	0001	0001	0100
2	0010	0010	0101
3	0011	0011	0110
4	0100	0100	0111
5 (9-4)	1011	0101	1000
6 (9-3)	1100	0110	1001
7 (9-2)	1101	0111	1010
8 (9-1)	1110	1000	1011
9 (9-0)	1111	1001	1100

Рассмотрим операцию сложения в коде 8421.

+398 0011.1001.1000

249 0010.0100.1001

1100.1101.0001

0110.0110

111.1011.0111

Чтобы получить правильное число нужно внести поправку +6 в тетрады, в которых появилась запрещенная комбинация или откуда был перенос.

35 0011.0101

49 0100.1110

84 1000.1110

Вычитания –35+26

Переведем 35 и прямого кода в обратный.

0011.0101

0110.0110 добавим 6

1001.1011 инвертируем

0110.0100

+ 1

0110.0101

-35 0110.0101

+26 0010.0110

1000.1011 Т.к. 1011 запрещенная комбинация - добавим +6

0110

1001.0001 Переведем в прямой код.

0110.0110

1.1111.0111 Инвертируем

1.0000.1000

1. 0000.1001 =0.9

Умножение. 35х23=

Размер сумматора для накопления суммы n+1 разряд, чтобы не было переполнения.

Анализируем младшую тетраду множителя.
Если она не 0, то прибавляем множитель к множимому, существует счетчик, в котором первоначальная цмфра множимого. Т.е. 35*23=С. Необходим счетчик, счетающий кол-во сдвигов.

0000 0000 0000

+0000 0011 0101

0000 0011 0101

+0000 0011 0101

0000 0110 1010

+0110

0000 0111 0000

+0000 0011 0101

0000 1010 0101

+0110 .

0001 0000 0101 Сдвигаем на 1 дес разряд. 0101 – в ответ

0000 0001 0000

+0000 0011 0101

0000 0100 0101

+0000 0011 0101

0000 0111 1010

+0110

0000 1000 0000

0000 1000 0000 0101=805₁₀

№60. Система счисления в остаточных классах. Ее особенность и применение в выч. тех-ке.

Таким образом, можно представить любое число от 0 до 357-1 т.е. 0 до 104. Числа 357 – модули. Кол-во модулей определяет разрядность числа. Модули должны быть взаимопростыми. Часто применяют модули 2ⁿ-1 Если числа не взаимопростые, то диаппазон – это наименьшее общее кратное.	mod 3	mod 5	mod 7
0	0	0	0
1	1	1	1
2	2	2	2
3	0	3	3
4	1	4	4
5	2	0	5
6	0	1	6
7	1	2	0
8	2	3	1
9	0	4	2

Рассмотри операции в ост. классах.

23-45mod 357

45 = 003

-23 = 232

=-2-3 1

3 5

1 2 1

Если остаток отрицателен, то следует к нему добавить модуль.

Если остаток больше модуля, то необходимо

его взять по модулю.

3+45mod 357

23 = 232

+45 = 003

68 = 235

Приимущества выполнения операции в остаточных классах – простота и высокое быстродействие. Недостоток – нет деления, сравнения. Система исп. в спец вычислителях и для контроля.

Перевод в десят. 125 с модулями 579.

(a1,a2,a3)=a1(100)+a2(010)+a3(001) –разложение числа по ортам.

Найдем значение орт 100₅₇₉, 010₅₇₉, 001₅₇₉.

Для 100, учитывая, что число делится без остатка но 7 и на 9, то оно делится на 63. Попробуем его подобрать.

63+63=126 mod 5 = 1

45 mod 7 =

135

180

225

35 mod 9

105

140

175

210

245

280

(a1,a2,a3)=a1(100)₅₇₉+a2(010)₅₇₉+a3(001)₅₇₉ =(126*a1+225*a2+280*a3) mod (5*7*9)=X

(134)₅₇₉=(126*1+225*3+280*4) mod 315=1921 mod 315 = 31

№61 Процессоры 80x86. Основные характеристики. Тиры процессоров: SX, DX, DX-2. Адресное пространство. Вычисление адреса

Все IBM-совместимые персональные компьютеры укомплектованы Intel-совместимыми процессорами.

1978 год ознаменовался выпуском процессора 8086 с размером слова в 16 бит (два байта), 20-разрядной шиной и мог оперировать уже с 1 Мбайт памяти (2 520 0=1048576, или 1024Кбайт), разделенной на блоки (сегменты) по 64 Кбайт каждый. Процессором 8086 комплектовались компьютеры, совместимые с IBM PC и IBM PC/XT.

В 1982 году процессор 80286. Он обладал 24-разрядной адресной шиной, мог распоряжаться 16 мегабайтами адресного пространства и ставился на компьютеры, совместимые с IBMPC/AT.

В октябре 1985 года был выпущен 80386DX с 32- разрядной шиной адреса (максимальное адресное пространство - 4 Гбайт), а в июне 1988 года - 80386SX, более дешевый по сравнению с 80386DX и обладавший 24-разрядной адресной шиной. Затем в апреле 1989 года появляется микропроцессор 80486DX, а в мае 1993 - первый вариант процессора Pentium (оба с 32-разрядной шиной адреса).

Процессор Intel8086:

Основные хар-ки.

Архитектурные особенности:

Развитая регистровая структура.
Конвейерный принцип выполнения команд с предварительной выборкой (обеспечивающей мах. пропускную способность канала ).
Обобщённый 16р канал адреса / данных с разделением по времени.
Многофункциональное использование выводов процессора.