- •2.Косвенный переход
- •Дескрипторы
- •Основные характеристики тестов
- •Надёжность тестирования –
- •Однородное ранжирование
- •Ранжирование по методу Хаффмана
- •Формы представления чисел
- •Представление чисел с учетом знака
- •4.1. Сложение с плавающей точкой
- •4.2. Умножение мантисс чисел с плавающей точкой
- •Сложение чисел
- •Система команд
- •Интегральный таймер
- •Программируемый адаптер последовательного интерфейса
- •Схемы управления и защиты памяти
- •Разрядность обрабатываемых данных - 8; 16; 32
- •Разрядность обрабатываемых данных - 8; 16; 32
- •80486Dx – 32 разрядный процессор 80486 с встроенным сопроцессором
- •80486Sx -- 32 разрядный процессор 80486 без сопроцессора
- •80486Dx2 – частота cpu увеличена в 2 раза по сравнению с шиной.
- •80486Dx4 -- частота cpu увеличена в 2,5 (3) раза по сравнению с шиной.
- •Для увеличения объёма convention memory осуществляют перемещение dos, резидентных программ и драйверов в расширенную память.
- •Существуют две системы нумерации секторов на диске:
- •Pause [сообщение] -- приостановка выполнения bat-файла и выдача сообщения
- •73. Управление дисками и каталогами в ms-dos.
- •Триггеры с управлением по фронту
- •Приведена схема мультиплексора 4 в 1
- •После заполнения таблицы можно перейти к синтезу комбинационной схемы r- го вычислителя I – го разряда регистра.
- •2.1.2. Комбинаторная мера.
- •2.1.3. Аддитивная мера Хартли.
- •2.2.3. Условная энтропия.
- •2.2.4. Энтропия и информация.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •3.3. Квантование по уровню.
- •Теорема 1
- •Теорема 2
- •4.4. Оптимальное кодирование.
- •Например: Дан восьмибуквенный первичный алфавит, известны безусловные вероятности для символов первичного алфавита.
- •4.6.2. Циклические коды.
- •1. Семантический разрыв между архитектурой эвм и уровнем решаемых задач
- •1.1. Физическая и виртуальная эвм
- •1.2. Семантический разрыв между физической и виртуальной эвм
- •1.3. Уменьшение семантического разрыва
- •1.4. Векторная обработка данных
- •2. Основы горизонтальной и вертикальной обработки информации
- •2.1. Характеристика горизонтальной и вертикальной технологий
- •2.2. Вертикальные операции и устройства
- •2.2.1. Операция вертикального сложения.
- •2.2.2. Операция деления количества единиц.
- •2.2.3. Операция упорядочения единиц.
- •2.2.4. Примеры выполнения вертикальных операций.
- •3. Использование матричного параллелизма в архитектуре эвм
- •3.1. Матричный параллелизм на системном уровне
- •3.1.1. Однородные матричные процессоры.
- •3.1.2. Периферийные матричные процессоры.
- •3.2. Матричный параллелизм на схемном уровне
- •3.2.1. Параллельные сдвигатели.
- •3.2.2. Параллельные сумматоры.
- •3.2.3. Матричные умножители
- •3.2.4. Матричные делители.
- •№114 Матричные системы
- •№117 Многомашинные системы
- •№121 Стандарт скоростной оптической магистрали fddi.
- •152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
- •Основная задача свв – организация обменом информации между оп эвм и пу.
- •К основным функциям свв относят следующие:
- •166. Формирование речевых сообщений по правилам и по образцам. Способы сжатия информации в устройствах ввода-вывода речевых сообщений.
Схемы управления и защиты памяти
Работа в двух режимах (реальный, защищённый)
Ряд новых регистров (включая теневые)
Независимость ШД и ША
Поддержка многозадачности
Технические хар-ки:
Объём адресуемой памяти 16Мб.
Тактовая частота 6, 20, 30МГц.
Число тактов на команду 4,5
Uпит = +5 В.
ША=24р
ШД=16р
80286 имеет производительность в 5р большую, чем у 8086.
Адресация80286:
Сегментный способ адресации (8086) не позволяет выйти за пределы 1Мб. (используется при реальном режиме работы, анологичнно работе 8086).
В защищённом режиме используются сегменты и их смещения, однако начальные адреса сегментов извлекаются из таблиц сегментных дескрипторов, индексируемых сегментными регистрами.
5 4 2 1 0 -- байты
Байт подкачки |
Начальный адрес сегмента |
размер сегмента |
Сегментный дескриптор
начальный адрес=3б=24р
Логический адрес (30р)= индекс таблицы сегментных дескрипторов(13р) * смещение(16р) * 2(число таблиц), что позволяет использовать 2^30=1Гб логического или виртуального пространства.
Исполнительный адрес(24р)= начальный адрес сегмента, извлечённый из таблицы сегментных дескрипторов(24р)+ смещение(16р).
Процессор Intel80386:
Основные хар-ки.
Архитектурные особенности:
полная 32-битная архитектура,
обеспечение работы с виртуальной памятью,
механизмы 4-ёх уровневой защиты,
расширенное отладочное обеспечение,
поддержка многозадачного режима работы
Технические характеристики.
Разрядность обрабатываемых данных - 8; 16; 32
Максимальный объем прямоадресуемой памяти - 4 Гбайт (2 ^ 32 ).
Максимальный объем виртуальной памяти - 64 Тбайт (2 ^ 46).
Производительность - 3...4 млн.команд в сек. (средняя) при 16 МГц.
Количество уровней конвейера - 6.
Тактовая частота - 12,5 и 16 МГц.
Максимальный размер сегмента - 4 Гбайт.
Размер страницы - 4 Кбайт.
Количество уровней привилегированности - 4.
Количество выводов корпуса - 132.
Степень интеграции- 275 тыс.транзист.
Технология - CHMOS III(1,5мкн).
Размер кристалла - 9,75*10,4 мм.
Процессор 80386 может работать в 4-ёх режимах работы:
реальный 8086 (1Мб)
защищённый 80286 (16Мб)
защищённый 80386 (4Гб)
виртуальный 8086
ШД=32р ША=32р
Адресация80386:
80386 имеет три типа адресов:
логический (виртуальный);
исполнительный (линеаризованный);
физический.
Процессор автоматически транслирует логические адреса в физические, которые затем выдаются на системную магистраль.
Поле селектора в логическом адресе указывает на дескриптор сегмента. В принципе процессор определяет адрес сегмента с помощью селектора, как указателя для таблицы дескрипторов. Добавление смещения логического адреса к базовому адресу, полученному по дескриптору сегмента, дает исполнительный адрес операнда.
7 6 5 4 3 2 1 0 -- байты
базовый адрес |
G |
размер сегмента |
Байт доступа |
Базовый адрес |
размер сегмента |
Сегментный дескриптор
базовый адрес=4б=32р
G=0 -- 80386
G=1 -- 80286
Логический адрес(46р)= селектор сегмента(13р) * смещение(32) * 2(число таблиц)2^46=64Тб
исполнительный адрес(32р)=базовый адрес(32р)+ смещение(32) 2^32=4Гб
Процессор Intel80486:
Архитектурные особенности:
используется внутренняя кэш-память (8кб)
встроенный сопроцессор
расширенная многозадачность
встроенная система тестирования
Конвеерное выполнение команд
Технические характеристики.