- •2.Косвенный переход
- •Дескрипторы
- •Основные характеристики тестов
- •Надёжность тестирования –
- •Однородное ранжирование
- •Ранжирование по методу Хаффмана
- •Формы представления чисел
- •Представление чисел с учетом знака
- •4.1. Сложение с плавающей точкой
- •4.2. Умножение мантисс чисел с плавающей точкой
- •Сложение чисел
- •Система команд
- •Интегральный таймер
- •Программируемый адаптер последовательного интерфейса
- •Схемы управления и защиты памяти
- •Разрядность обрабатываемых данных - 8; 16; 32
- •Разрядность обрабатываемых данных - 8; 16; 32
- •80486Dx – 32 разрядный процессор 80486 с встроенным сопроцессором
- •80486Sx -- 32 разрядный процессор 80486 без сопроцессора
- •80486Dx2 – частота cpu увеличена в 2 раза по сравнению с шиной.
- •80486Dx4 -- частота cpu увеличена в 2,5 (3) раза по сравнению с шиной.
- •Для увеличения объёма convention memory осуществляют перемещение dos, резидентных программ и драйверов в расширенную память.
- •Существуют две системы нумерации секторов на диске:
- •Pause [сообщение] -- приостановка выполнения bat-файла и выдача сообщения
- •73. Управление дисками и каталогами в ms-dos.
- •Триггеры с управлением по фронту
- •Приведена схема мультиплексора 4 в 1
- •После заполнения таблицы можно перейти к синтезу комбинационной схемы r- го вычислителя I – го разряда регистра.
- •2.1.2. Комбинаторная мера.
- •2.1.3. Аддитивная мера Хартли.
- •2.2.3. Условная энтропия.
- •2.2.4. Энтропия и информация.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •3.3. Квантование по уровню.
- •Теорема 1
- •Теорема 2
- •4.4. Оптимальное кодирование.
- •Например: Дан восьмибуквенный первичный алфавит, известны безусловные вероятности для символов первичного алфавита.
- •4.6.2. Циклические коды.
- •1. Семантический разрыв между архитектурой эвм и уровнем решаемых задач
- •1.1. Физическая и виртуальная эвм
- •1.2. Семантический разрыв между физической и виртуальной эвм
- •1.3. Уменьшение семантического разрыва
- •1.4. Векторная обработка данных
- •2. Основы горизонтальной и вертикальной обработки информации
- •2.1. Характеристика горизонтальной и вертикальной технологий
- •2.2. Вертикальные операции и устройства
- •2.2.1. Операция вертикального сложения.
- •2.2.2. Операция деления количества единиц.
- •2.2.3. Операция упорядочения единиц.
- •2.2.4. Примеры выполнения вертикальных операций.
- •3. Использование матричного параллелизма в архитектуре эвм
- •3.1. Матричный параллелизм на системном уровне
- •3.1.1. Однородные матричные процессоры.
- •3.1.2. Периферийные матричные процессоры.
- •3.2. Матричный параллелизм на схемном уровне
- •3.2.1. Параллельные сдвигатели.
- •3.2.2. Параллельные сумматоры.
- •3.2.3. Матричные умножители
- •3.2.4. Матричные делители.
- •№114 Матричные системы
- •№117 Многомашинные системы
- •№121 Стандарт скоростной оптической магистрали fddi.
- •152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
- •Основная задача свв – организация обменом информации между оп эвм и пу.
- •К основным функциям свв относят следующие:
- •166. Формирование речевых сообщений по правилам и по образцам. Способы сжатия информации в устройствах ввода-вывода речевых сообщений.
Система команд
Команды различаются по структуре:
однобайтовые
2-х байтные
3-х байтныеэ
По функциональному назначению:
(5 групп)
команды пересылки данных: mov D, S [(D)<-(S)], mvi D , data
и другие
Арифметические команды: ADD S, SUB S, INR D, DCR D
Логические команды:XRA S (по модулю 2), RLC – сдвиг влево совместно с битом переноса
Команды передачи управления: JMP , CALL, RET
Команды ввода – вывода и управления работой МП
IN port – ввод информации из порта в аккумулятор,OUT port – вывод информации в порт
DI – запрещение прерываний,EI – разрешение прерываний, HTL – остановка МП.
16-ти разрядные МП
Однокристальный МП i8086
Данный МП имеет производительность в 5 раз выше производительности i8080, это достигается используемыми в МП схемотехническими и архитектурными решениями.
Архитектурные способности данного процессора:
развитая регистровая структура(по отношению к i8080);
конвейерный принцип выполнения команд с предварительной выборкой, обеспечивающий максимальную пропускную способность канала.
Обобщенный 16-ти разрядный канал адреса данных с распределением во времени;
Многофункциональное использование выводов микросхемы, что позволяет адаптировать процессор к уровню сложности проектируемой МПС.
Краткие технические характеристики:
сложность реализации (29000 вентелей на кристалле);
система команд(135 базовых команд);
типы обрабатываемых данных(биты, байты, слова , строки, 2-10 числа)
число программно доступных РОН(14, 16 - разрядные);
объем адресуемой памяти – 1Мб;
число адресуемых портов ввода – вывода – 64 Кб;
тактовая частота – 5МГЦ
максимальное быстродействие – 2,5 миллиона операций в секунду;
Uпитания=+5V
Количество ножек корпуса – 40
Структурная организация МП i8086
МП состоит из 2-х функционально – автономных устройств, работающих параллельно, это устройство сопряжения с каналом, либо с системной шиной или ОУ.
1.Устройство сопряжения с каналом содержит секцию управления, 6-ти байтную очередь команд, 4 сегментных регистра и счетчик команд.
Устройство сопряжения формирует 20-ти разрядный адрес памяти и обеспечивает предварительную выборку команд.
2. операционное устройство выполняет все операции , связанные с обработкой данных и состоит из:
16-ти разрядного АЛУ; 8,16-ти разрядных РОН; 16-ти разрядный регистр признаков.
№35. Организация памяти в микропроцессорных системах
Основные характеристики полупроводниковой памяти:
емкость памяти – число бит хранимой информации;
организация кристалла памяти – 2Кбайта 8-ми разрядных слов(2Кх8) или 4Кх16
время обращения к памяти – время от момента подачи сигнала управления, до момента появления информации на выходе памяти;
удельная стоимость – стоимость одного бита(байта ) информации
потребляемая мощность.
Типы полупроводниковой памяти , используемой в МПС:
ПЗУ и ОЗУ
ПЗУ делят на :
ПЗУ , программируемые маской, данные ПЗУ программируются в процессе изготовления.
ППЗУ, программируемые пользователем, но однократно программируемые
РППЗУ(распрограммируемые ПЗУ):
2 типа – 1) с ультрафиолетовым стиранием информации;
2) с электрическим(FLASH память)
ОЗУ делят на :
статические
динамические
В статическом ОЗУ элемента хранения информации используется бистабильная ячейка(то есть необходимо 2 вентеля).
В динамическом ОЗУ для хранения информации используется емкость 1 вентеля.
Способы дешифрации памяти:
Используют 2 способа адресации (дешифрации):
адресация элементов памяти
блочная адресация
2.Адресация к блоку.
Все микросхемы памяти[МПС] имеют встроенные дешифраторы, поэтому задачи разработчика системы сводятся к выбору микросхемы памяти, находящейся в определенном месте адресного пространства.
№36.Организация прерываний в микропроцессорных системах.
МПС взаимодействует с периферийными устройствами двумя способами:
программный опрос
взаимодействие по прерываниям
Взаимодействие по прерываниям требует для реализации дополнительного оборудования (в отличие от программного опроса), в качестве которого используется контроллеры прерываний. В рамках каждого МП семейства имеется 1 либо несколько типов контроллеров прерываний.
Контроллер 8059 является 8-мивходовым расширяемым векторным устройством прерывания, т.е. имеет 8 независимых входов прерывания и может работать в одном из четырех режимов, т.е. является программно управляемым.
1-й режим - режим вложенных прерываний.
Каждому из 8 входов присваивается некоторый фиксированный приоритет, который не изменяется в процессе работы. Прерывания, пришедшие на более приоритетный вход прерывает обслуживание менее приоритетного прерывания. После обслуживания более приоритетного прерывания МП возвращается к обслуживанию менее приоритетного.
2-й режим - режим кругового или циклического приоритета. При работе в данном режиме в начале каждому из входов прерываний присваивается свой приоритет. При возникновении и обслуживании прерывания по некоторому входу, данному входу присваивается низший приоритет, а соседнему с ним входу присваивается высший. Приоритеты остальных входов расставляются по кольцу от высшего к низшему.
1-й способ используется тогда, когда в системе используются источники прерываний, различные по значимости. 2-й способ - когда источники прерываний равнозначны.
3-й режим - адресуемый приоритет. Данный режим похож на 2-й с тем лишь отличием, что после прихода и обслуживания прерывания, назначение входа, которому присваивается наивысший приоритет, указывается пользователем.
4-й режим - режим опроса. В данном режиме все сигналы прерывания запоминаются во входном регистре контроллера прерываний. МП программным образом опрашивает его и объявляет какой из сигналов будет им обрабатываться в данный момент времени.
В любом из режимов, кроме 4-го, контроллер работает следующим образом: при поступлении сигнала прерывания на любом из входов. Если данный вход не замаскирован регистром масок, то сигнал записывается в РЗП (регистр запросов прерываний). Если в данный момент времени в РОП (рг. обслуживаемых прерываний) не находится на обработке более приоритетный запрос, то вырабатывается сигнал запроса в Рг. управления. Регистр управления вырабатывает сигнал INT . Если обслуживание прерываний в МП разрешено, то МП выдает сигнал подтверждения INTA на ШД МПС. В следующем цикле МП подает на 2-ой сигнал INTA в ответ на который контроллер выдает старший байт адреса подпрограммы обслуживания прерывания. МП выдает 3-й сигнал INTA , в ответ на который он получает младший байт адреса подпрограммы обработки прерывания.
Для программирования контроллера используются слова (приказы)инициализации, которые выдается 2 или 3. В этих словах задается начальный адрес таблицы векторов прерывания, кроме того задается интервал расположения векторов прерывания в таблице (4 либо 8). В слове инициализации указывается 1 либо несколько контроллеров, и если используется несколько , то указывается их приоритет.
№37.Программируемый последовательный интерфейс МПС.
В рамках любого комплекта БИС МП-го набора всегда имеется БИС последовательного интерфейса. Он используется для преобразования параллельного кода в последовательный и наоборот. На его основе строится последовательные интерфейсы ВПУ, а также для построения мультимашинных систем со связью по последовательному каналу (сети МПС).
8051
данный БИС может работать с 2-мя форматами последовательной информации:
асинхронная передача
синхронная передача
При асинхронной передаче информации каждый передаваемый символ обрамляется 2-мя служебными символами: стартовый и стоповый бит. Бит паритета может присутствовать, а может и отсутствовать.
Достоинство: высокая надежность передачи связана с тем, что передаваемая информация с 2-х сторон обрамляется служебными символами.
Недостаток: избыточность предаваемой информации, а следовательно низкая скорость передачи.
Синхронная передача.
Символы передаются в виде непрерывного потока бит без служебных разделителей, но в начале передаваемой информации выдаются 2 специальных служебных символа
Недостаток - возможность проблем при передаче больших массивов информации в форме 1-го пакета.
Достоинство - нет избыточности информации.
1-й режим - симплексная передача - информация передается от одного абонента к другому только в одном направлении
2-й режим - полудуплекс - информация передается поочередно в обе стороны.
3-й режим - дуплекс - информация передается одновременно в обе стороны.
Данный БИС может работать в 2-х режимах взаимодействия с ЦП:
режим программируемого опроса
режим взаимодействия по сигналом прерывания
Любой принятый по последовательному каналу символ передается в буфер памяти, текущий адрес которого хранится в смежных ячейках с адресом RBUF .
Очередной передаваемый символ берется из передающего буфера, указатель которого хранится в ячейках с адресом TBUF .
При обнаружении ошибки вызывается подпрограмма обработки ошибки. Количество предаваемых байт хранится в Рг В.
№38. Организация ввода-вывода на базе БИС ПДП.
ПДП используется для организации передачи информации между ПУ и ОП., не занимая процессор. Из этого вытекает его основное достоинство – процессор не отвлекается от основной задачи. Кроме того обмен информацией между ПУ и ОП также осуществляется быстрее чем при обмене через аккумулятор процессора, поскольку идет прямой обмен между ПУ и ОП и нет ожидания освобождения процессора от более приоритетных задач. Недостатком является наличие лишнего оборудования (ПДП) и то, что процессор не может вести обмен с ОП, так как он отключается от шины.
В микропроцессорный комплект i8080 входит ПДП i8057. Оно имеет 4 независимых канала ПДП, хотя одновременно может работать только один. Структура этого ПДП следующая:
ADSTB –строб адреса – стробирует старший байт адреса, который выдается через буфер ШД в начальный момент времени. Данный адрес должен быть запомнен во внешнем регистре, тогда совместно с выдаваемым на БИС младшим адресом он образует адрес ОЗУ.
TC – сигнал окончания счета . Вырабатывается при обнулении счетчика работающего канала.
DRQ – запрос ПДП от ПУ.
DACK – разрешение прямого доступа к памяти для данного ПУ.
Программирование канала – запись 4х байт в соответствующие регистры каждого канала, а также соответствующих бит в регистр режима: 00 – режим проверки (тестирования) – канал работает как в обычном режиме, но не выдавая внешних сигналов; 01 – режим записи из ПУ в память; 10 – режим чтения из памяти в ПУ; 11 – запрещенная комбинация.
Регистр счетчика определяет максимальный массив памяти, передаваемый из/в память. Адрес – начальная область памяти, куда будет писаться/читаться информация.
Назначение битов регистра режима:
7. AL – флаг автозагрузки содержимого канала К3 в К2 после обнуления счетчика К2.
6. TCS – определяет режим останова после окончания счета.
5. EW – флаг расширенной записи. В данном режиме увеличивается длительность сигналов MEMW и I/OW, генерируемых контроллером. Увеличение длительности этих сигналов позволяет не вводить состояние готовности.
4. RP – флаг циклического приоритета. Используется циклический приоритет, аналогичный циклическому приоритету каналов. При RP=0 используется фиксированный приоритет.
3-0. ENi – бит разрешения работы соответствующего канала ПДП.
Назначение битов регистра состояния: 4. UF – флаг модификации. Устанавливается в 1 в режиме AL, когда содержимое канала К3 перегружается в К2. 3-0. ТСi – флаги состояния каналов ПДП. Устанавливается в 1 после завершения работы соответствующего канала.
Подключение ПДП к системной шине МПС осуществляется следующим образом:
Алгоритм работы данного БИС:
Выполняется инициализация контроллера. При этом в каждый канал ПДП загружается адрес, счетчик, режим и флаг разрешения работы соответствующего канала в регистре режима.
После поступления сигнала DRQi БИС ПДП выставляет сигнал Hold Request (HRQ) в МП. После подтверждения от МП его отключения от шины выставляется сигнал DACKi в ПУ. Если одновременно приходят несколько сигналов DRQi, то обслуживание производится для канала с высшим приоритетом.
Выставляется адрес памяти и последовательность сигналов I/O Read – Memory Write (MEMW) или MEMR – I/OW. Автоматически производится инкремент адреса и декремент счетчика.
Работа канала продолжается до обнуления счетчика, если установлен режим TCS.
№39. Реализация внутренних системных интерфейсов МПС.
Интерфейс (И) – совокупность электрических соединений и правил, с помощью которых различные компоненты системы объединяются в единое целое. Внутренний И предназначен для объединения МП с различными БИС микропроцессорного комплекта и называется, как правило, системным И.
Системный И характеризуется своей логической и физической структурой. Физическая структура определяет способ реализации И. Логическая структура определяет способ организации связи МП с основными компонентами системы.
По логической структуре И делятся на интерфейсы с общей и изолированной шиной.
МПС с изолированной шиной: МПС с общей шиной:
Отдельные (изолированные) сигналы при адресации к памяти (MR, MW, I/OR, I/OW).
Достоинство: область адресов памяти используется полностью памятью, а не занимается портами ввода-вывода.
Недостатки: малое количество портов ввода-вывода и малое количество команд для работы с портами ввода-вывода (IN, OUT).
Устройства ввода-вывода располагаются в адресном пространстве памяти. Например половину памяти занимает ОП, а вторую половину – I/O.
Достоинства: увеличение адресов ввода-вывода. Расширение набора команд для работы с вводом-выводом.
Недостатки: уменьшение адресов ОП.
Для реализации внутреннего И используется следующий набор компонент:
Усилители.
Для реализации управляющих сигналов необходимо использовать как управляющие сигналы МП, так и сигналы слова состояния МП, поэтому используются специальные устройства, которые выполняют их совместную обработку. Такие устройства наз. системными контроллерами. Они усиливают сигналы ШД и вырабатывает основные управляющие сигналы.
Системный генератор. Вырабатывает синхроимпульсы и привязывает асинхронные сигналы к тактирующим импульсам.
Функциональная схема системной шины i8080
……………
……………
……………
№ 41. БИС МПК 2-го и 3-го поколений фирмы Intel
Микропроцессорный комплект(МПК) – это набор БИС либо СБИС совместимых по интерфейсу и набору используемых команд с МП данного комплекта. В качестве БИС МПК помимо МП выпускаются :
БИСы памяти;
БИСы интерфейсов различных ПУ;
БИСы преобразователей сигналов.
БИС контроллера прерываний – микросхема Intel 8059, отечественный аналог – КР580ИК59. МПС может взаимодействовать с ПУ двумя способами:
программный опрос;
взаимодействие по прерываниям.
При программном опросе МПС должна периодически опрашивать флажки запросов ПУ, в случае обнаружения запроса, она переходит на подпрограмму обслуживания.
При взаимодействии по прерываниям, требуется дополнительное оборудование, в качестве которого используются контроллеры прерываний.
i8059
Данный контроллер является 8-ми входовым, расширяемым векторным устройством прерываний, то есть имеет 8 независимых входов прерываний и может работать в одном из 4-х режимов:
Режим вложенных прерываний
Режим кругового (циклического )приоритета
Адресуемый приоритет
Режим опроса
Для программирования контроллера используются приказы(слова) инициализации , их выдается 2 или 3, в которых задается начальный адрес таблицы векторов прерывания, либо подпрограмма обслуживания прерывания, кроме того задается интервал расположения векторов в таблице (4 либо 8 байта), указывается о1 или несколько контроллеров и если их несколько , то указываются приоритеты.
Программируемый адаптер параллельного ввода – вывода.
Для связи с различными ПУ используется данный адаптер. В рамках серии имеется адаптер i8055 или аналог – КР580ИК55. Данный БИС представляет собой 3 двунаправленных параллельных порта ввода-вывода – А,В,С, при этом порт С может функционировать как два 4-х разрядных независимых параллельных порта. Данный адаптер может работать в двух режимах:
режим формирования одиночного строба(не основной)
режим параллельного интерфейса(3 подрежима)