- •2.Косвенный переход
- •Дескрипторы
- •Основные характеристики тестов
- •Надёжность тестирования –
- •Однородное ранжирование
- •Ранжирование по методу Хаффмана
- •Формы представления чисел
- •Представление чисел с учетом знака
- •4.1. Сложение с плавающей точкой
- •4.2. Умножение мантисс чисел с плавающей точкой
- •Сложение чисел
- •Система команд
- •Интегральный таймер
- •Программируемый адаптер последовательного интерфейса
- •Схемы управления и защиты памяти
- •Разрядность обрабатываемых данных - 8; 16; 32
- •Разрядность обрабатываемых данных - 8; 16; 32
- •80486Dx – 32 разрядный процессор 80486 с встроенным сопроцессором
- •80486Sx -- 32 разрядный процессор 80486 без сопроцессора
- •80486Dx2 – частота cpu увеличена в 2 раза по сравнению с шиной.
- •80486Dx4 -- частота cpu увеличена в 2,5 (3) раза по сравнению с шиной.
- •Для увеличения объёма convention memory осуществляют перемещение dos, резидентных программ и драйверов в расширенную память.
- •Существуют две системы нумерации секторов на диске:
- •Pause [сообщение] -- приостановка выполнения bat-файла и выдача сообщения
- •73. Управление дисками и каталогами в ms-dos.
- •Триггеры с управлением по фронту
- •Приведена схема мультиплексора 4 в 1
- •После заполнения таблицы можно перейти к синтезу комбинационной схемы r- го вычислителя I – го разряда регистра.
- •2.1.2. Комбинаторная мера.
- •2.1.3. Аддитивная мера Хартли.
- •2.2.3. Условная энтропия.
- •2.2.4. Энтропия и информация.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •3.3. Квантование по уровню.
- •Теорема 1
- •Теорема 2
- •4.4. Оптимальное кодирование.
- •Например: Дан восьмибуквенный первичный алфавит, известны безусловные вероятности для символов первичного алфавита.
- •4.6.2. Циклические коды.
- •1. Семантический разрыв между архитектурой эвм и уровнем решаемых задач
- •1.1. Физическая и виртуальная эвм
- •1.2. Семантический разрыв между физической и виртуальной эвм
- •1.3. Уменьшение семантического разрыва
- •1.4. Векторная обработка данных
- •2. Основы горизонтальной и вертикальной обработки информации
- •2.1. Характеристика горизонтальной и вертикальной технологий
- •2.2. Вертикальные операции и устройства
- •2.2.1. Операция вертикального сложения.
- •2.2.2. Операция деления количества единиц.
- •2.2.3. Операция упорядочения единиц.
- •2.2.4. Примеры выполнения вертикальных операций.
- •3. Использование матричного параллелизма в архитектуре эвм
- •3.1. Матричный параллелизм на системном уровне
- •3.1.1. Однородные матричные процессоры.
- •3.1.2. Периферийные матричные процессоры.
- •3.2. Матричный параллелизм на схемном уровне
- •3.2.1. Параллельные сдвигатели.
- •3.2.2. Параллельные сумматоры.
- •3.2.3. Матричные умножители
- •3.2.4. Матричные делители.
- •№114 Матричные системы
- •№117 Многомашинные системы
- •№121 Стандарт скоростной оптической магистрали fddi.
- •152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
- •Основная задача свв – организация обменом информации между оп эвм и пу.
- •К основным функциям свв относят следующие:
- •166. Формирование речевых сообщений по правилам и по образцам. Способы сжатия информации в устройствах ввода-вывода речевых сообщений.
152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
Сматематической точки зрения процессор можно представить в виде операционного устройства.
D
fg
Управляемый преобразователь информации
R
На вход устройства поступают входные слова D ={d1,..., dn} и код g операции fg, которую должно выполнить устройство. Код операции инициирует работу устройства, и спустя некоторое время на выходе формируется значение результата R = fg(D). Операционное устройство можно рассматривать как преобразователь дискретной информации.
В функциональном и структурном отношении операционное устройство разделяется на две части: операционный и управляющий автоматы Операционный автомат ОА служит для хранения слов информации, выполнения набора микроопераций и вычисления значений логических условий, т.е. операционный автомат является структурой, организованной для выполнения действий над информацией. Микрооперации, реализуемые операционным автоматом, инициируются множеством управляющих сигналов Y = {}, с каждым из которых отождествляется определенная микрооперация. Значения логических условий, вычисляемые в операционном автомате, отображаются множеством осведомительных сигналов X = {}, каждый из которых отождествляется с определенным логическим условием.
Управляющий автомат УА генерирует последовательность управляющих сигналов, предписанную микропрограммой и соответствующую значениям логических условий. Иначе говоря, управляющий автомат задает порядок выполнения действий в операционном автомате, вытекающий из алгоритма выполнения операции. Наименование операции, которую необходимо выполнить в устройстве, определяется кодом g операции.
Таким образом, любое операционное устройство - процессор, канал ввода-вывода, устройство управления внешним устройством - является композицией операционного и управляющего автоматов.
Операционный автомат, реализуя действия над словами информации, является исполнительной частью устройства, работой которого управляет управляющий автомат, генерирующий необходимые последовательности управляющих сигналов.
D
fg
R
Основные положения принципа микропрограммного управления.
Любая операция из набора представляется в виде последовательности простых элементарных действий, которые называются микрооперациями. fg МО1, МО2, …
Для управления последовательностью выполнения микроопераций используются логические условия, которые в зависимости от значения слов преобразуемой информации, принимают значения «истина» или «ложь».
Процесс выполнения операций в операционном устройстве описывается в виде алгоритма, представленного в виде терминов микроопераций и логических условий и называется микропрограммой (МП).
МП используется как форма представления функций устройства на основе которой определяется структура и порядок функционирования ОУ во времени.
Операционно-адресная структура микрокоманды.
Микрокоманда в общем случае имеет операционную и адресную части. Операционная часть содержит информацию о том, сколько и какие микрооперации должны быть выполнены в данном такте (либо, что ни одной микрооперации не должно быть выполнено).
Адресная часть микрокоманды определяет, какие логические условия должны быть проверены, (либо определяет, что не должно проверяться не одно логическое условие), и, в зависимости от типа управляющего автомата, может содержать 1 или 2 поля адреса.
Способы построения операционной части микрокоманды.
Существует несколько способов построения операционной части микрокоманды:
Унитарное кодирование.
Унитарное кодирование заключается в том, что все различные микрооперации обозначаются через y1, y2,…,yn. При необходимости выполнения некоторой микрооперации, она обозначается 1.
Существует понятие совместимости микроопераций. Совместимость может быть функциональной и структурной. Например, присвоение одному и тому же регистру различных значений в одном такте – это функционально несовместимые микрооперации, а выполнение операций сложения над различными операндами в одном такте являются структурно несовместимыми, если в ОА один сумматор и являются структурно совместимыми, если в ОА два сумматора. Т.о. функционально совместимые микрооперации могут быть структурно несовместимыми, но не наоборот.
Достоинство унитарного кодирования заключается в том, что все совместимые микрооперации могут быть выполнены в одном такте.
Недостаток – длинный, а следовательно занимает большой объем памяти.
Двоичное кодирование.
Двоичное кодирование заключается в том, что все микрооперации кодируются двоичным кодом, разрядность которого зависит от общего количества микроопераций. В регистре микрокоманд (Рг МК) записывается этот код. Разрядность Рг МК определяется по формуле:
k = log2 (n + 1)
где n – количество микроопераций.
С Рг МК код подается на дешифратор, выходы которого идут в ОА.
В ОА
y0
DC
здесь y0 – пустая микрооперация.
Рг
МК
Достоинство: минимальное количество разрядов.
Недостатки: - в одном такте может выполняться лишь одна микрооперация
появляется дополнительное оборудование – дешифратор.
3.Разбиение по палям микроопераций.
Этот способ заключается в том, что все множество микроопераций разбивается на подмножества.
Y = {Y1, Y2,…Ym}
Количество подмножеств должно быть не больше, чем наибольшее количество микроопераций, выполняющихся в одном такте.
Далее ведется распределение микроопераций по подмножествам, причем совместимые микрооперации должны находится в разных подмножествах.
Формальных метод, который позволяет наилучшим образом разбить микрооперации по подмножествам – метод прямого включения.
Далее в каждом подмножестве операции кодируются двоичным кодом.
Обычно используется либо унитарное кодирование, либо разбиение по полям микроопераций.
Адресная часть микрокоманды.
Существует два способа адресации: принудительная адресация и естественная адресация.
При принудительной адресации адресная часть микрокоманды может иметь следующий вид:
Когда адресная часть микрокоманды содержит 2 поля адреса, то алгоритм определения адреса, по которому будет осуществляться переход, имеет следующий вид:
Если логическое условие с номером, указанным в поле Х, выполнилось, то переход осуществляется по адресу А0, в обратном случае по адресу А1.
Если ни одно из условий не проверялось, то переход осуществляется по адресу А0.
Когда адресная часть микрокоманды содержит 1 поле адреса, то алгоритм имеет следующий вид:
Если ни одно из условий не проверялось или проверяемое условие не выполнилось, то переходим по адресу А, иначе в соседнюю с А ячейку.
Можно построить управляющий автомат с естественной адресацией. В таком управляющем автомате предусмотрено два формата микрокоманд:
операционная микрокоманда
управляющая микрокоманда, которая содержит лишь адресную часть.
Чтобы отличить форматы друг от друга вводится управляющий бит; проверка нулевого разряда. Управляющий бит управляет дешифраторами. Если он равен 0, то двоичный код воспринимается как операционная микрокоманда, если же он равен 1, то как управляющая.
№153. Управляющий автомат с принудительной адресацией, с проверкой одного логического условия и с двумя полными адресами в поле микрокоманды.
Структура микрокоманды имеет следующий вид:
Алгоритм адресации следующий:
1 0
0 1
Структурная схема управляющего автомата с принудительной адресацией с проверкой одного логического условия и с двумя адресами:
0
х1
х2
α1
xn α2
α2
Х α1
№154. Управляющий автомат с принудительной адресацией, с проверкой одного логического условия и с одним полным адресом в поле микрокоманды.
Структура микрокоманды имеет следующий вид:
Алгоритм адресации следующий:
1 0
0 1
Структурная схема управляющего автомата с принудительной адресацией с проверкой одного логического условия и с одним полным адресом в поле микрокоманды::
0
х1
Из ОА
№155. Управляющий автомат с принудительной адресацией, с проверкой одного логического условия и с одним укороченным адресом в поле микрокоманды.
Структура микрокоманды имеет следующий вид:
Алгоритм адресации следующий:
Если РгАМК := А.хХ, то можно сделать адрес А на один бит меньше, а этом бит формировать с помощью логического условия, что обеспечивает операция конкатенации. Тогда в схеме будет отсутствовать сумматор.
Структурная схема управляющего автомата с принудительной адресацией с проверкой одного логического условия и с одним укороченным адресом в поле микрокоманды::
№157. Управляющий автомат с естественной адресацией.
В управляющем автомате с естественной адресацией предусмотрено два формата микрокоманд:
операционная МК
-управляющая МК
содержит лишь адресную часть.
Чтобы отличить форматы друг от друга вводится управляющий бит; проверка нулевого разряда.
Алгоритм адресации следующий:
Структурная схема управляющего автомата с естественной адресацией.
Управляющий бит управляет дешифраторами: если он равен нулю, то двоичный код воспринимается как операционная МК, в обратном случае – как управляющая микрокоманда.
№158. Функции СВВ. Принципы формирования адресов ОП при обмене между ПУ и ОП. В чем суть прерываний и приостановок? Как они реализуются?