Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ЦС Комбинационные схемы.pdf
Скачиваний:
284
Добавлен:
30.03.2015
Размер:
2.7 Mб
Скачать

Цифровая схемотехника

можно реализовать на мультиплексорах. Такая структура называется пирамидальной.

4.3.3. Демультиплексоры

Демультиплексор выполняет функцию обратную мультиплексору, т.е. имеет один информационный вход, несколько выходов и подключает вход к одному из выходов. Демультиплексор является электронным аналогом механического переключателя, изображенного на рис. 4.24а. Для выбора выхода используются специальные адресные входы (a… ak-1), таким образом, с помощью k адресных входов можно выбрать один из n = 2k выходов и подключить к нему вход D.

На рис. 4.24б приведено обозначение демультиплексора на схемах. Вместо надписи DMX в центральном поле прямоугольника может быть DMS или DC. Демультиплексор может иметь вход разрешения (он обычно обозначается V или С), инверсный вход и инверсные выходы.

Q0

 

 

 

 

 

 

 

 

 

DMX

Q0

 

Q1

 

 

 

 

 

 

 

 

Q2

 

 

D

 

Q1

 

 

 

 

 

 

 

 

 

D

 

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

Qn-1

 

 

a0

 

Qn-1

 

 

 

 

 

 

 

 

 

a1

 

 

 

 

 

 

 

 

 

a0

 

 

 

 

 

 

 

ak-1

 

 

 

 

 

 

 

 

 

a1

 

 

 

 

 

 

 

 

 

 

 

ak-1

а)

б)

Рис. 4.24

Пример обозначений демультиплексоров со входами разрешения приведен на рис. 4.25.

 

 

 

 

 

 

 

 

 

 

 

DMX Q0

 

 

D

DMX

Q0

 

 

 

 

 

D

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

V

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

 

 

 

 

Q3

 

 

a0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a0

 

 

 

 

 

 

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

Q3

 

 

 

 

 

 

 

a1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a1

 

 

 

 

 

 

 

 

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a2

 

 

 

 

 

 

 

 

 

 

Q6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

б)

 

 

 

 

 

 

Рис. 4.25

 

90

Комбинационные схемы

Таблицы истинности для этих демультиплексоров приведены в табл. 4.18 – 4.19. По ним можно записать функции выходов, для чего необходимо взять минтермы соответствующих наборов и добавить к ним сигнал информационного входа D и вход разрешения. Например, для демультиплексора с 8-ю выходами:

Q0ъ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(4.9)

a2a1a0*D*C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1ъ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a2a1a0*D*C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2ъ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a2a1a0*D*C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

. . . . .

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q7ъa2a1a0*D*C

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Табл. 4.18

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

V

 

a1

 

a0

 

Q0

Q1

Q2

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

0

 

D

 

0

 

0

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

1

 

0

 

D

 

0

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

0

 

0

 

0

 

D

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

1

 

0

 

0

 

0

 

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

*

 

*

 

0

 

0

 

0

 

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Табл. 4.19

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

С

a2

 

a1

 

a0

 

Q0

Q1

Q2

Q3

Q4

Q5

Q6

Q7

 

 

 

 

0

 

0

 

 

 

0

 

0

 

 

D

0

0

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

0

 

1

 

 

0

 

D

0

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

1

 

0

 

 

0

 

0

 

D

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

0

 

 

 

1

 

1

 

 

0

 

0

 

0

 

D

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

 

 

0

 

0

 

 

0

 

0

 

0

 

0

D

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

 

 

0

 

1

 

 

0

 

0

 

0

 

0

0

D

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

 

 

1

 

0

 

 

0

 

0

 

0

 

0

0

0

D

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

0

 

1

 

 

 

1

 

1

 

 

0

 

0

 

0

 

0

 

0

 

0

0

D

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

1

 

*

 

 

*

*

0

0

0

0

0

0

0

0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Таблица истинности для демультиплексоров и дешифраторов очень похожи (ср. табл. 4.19 и табл. 4.6). Это позволяет использовать демультиплексор в качестве дешифратора, для чего на вход D надо просто подать 1 (рис. 4.26а). При этом входы a2, a1, a0 будут играть роль входов дешифратора с весами 4, 2, 1 соответственно. В свою очередь, дешифратор со входами разрешения можно использовать в качестве демультиплексора. Входы дешифратора будут играть роль адресных входов демультиплексора, а вход разрешения – информационного входа (рис. 4.26б). Если вход разрешения инверсный, то и информационный вход тоже окажется инверсным. Подобные схемы

91

Цифровая схемотехника

часто так и называют: дешифратор-демультиплексор и на схемах обозначают символами DC.

1

 

 

 

D

DMX

Q0

 

 

a0

 

 

 

1

DC

0

 

 

 

Q0

 

 

 

 

 

 

 

 

 

 

 

 

 

Q1

 

 

 

 

 

1

 

 

 

Q1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q2

 

 

a1

 

 

2

 

2

 

 

 

Q2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a2

 

 

 

4

 

 

 

 

x1

 

 

 

 

Q3

 

 

 

 

 

3

 

 

 

Q3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

a0

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q4

 

 

 

 

 

 

 

 

4

 

 

 

Q4

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

x2

 

 

a1

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q5

 

 

 

 

 

 

 

 

5

 

 

 

Q5

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

x4

 

 

a2

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Q6

 

 

 

 

 

 

 

 

6

 

 

 

Q6

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

C

 

 

 

D

 

 

C

 

 

 

 

 

 

 

 

 

Q7

 

 

 

 

 

7

 

 

 

Q7

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

а)

 

 

 

 

 

 

 

 

б)

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 4.26

 

 

 

 

 

 

 

В качестве примера рассмотрим дешифратор-демультиплексор 1533ИД4 (рис. 4.27а). Он представляет собой два демультиплексора с 4-мя выходами, общими адресными входами a1 a0, входами разрешения V и информационными входами D. У одного из демультиплексоров вход D инверсный. Данная схема может использоваться как сдвоенный демультиплексор на четыре выхода, а также как один демультиплексор на восемь выходов. Для этого нужно просто объединить информационные входы и подать на них один из адресных сигналов, вход V будет играть роль инверсного информационного входа (рис. 4.27б). Если на этот вход подать 0, то получится схема дешифратора 3-8 с инверсными выходами.

 

 

D

 

 

Q4

DC

0

 

DC

0

 

D

1

Q5

D

1

 

 

V

2

Q6

V

2

 

 

 

3

Q7

 

3

 

 

 

 

 

 

 

 

0

a2

 

0

Q0

 

D

1

Q1

 

 

D

1

 

 

V

2

Q2

V

2

 

 

3

 

 

3

Q3

 

a0

 

 

 

a0

 

a0

 

 

 

a1

a1

 

 

a1

 

 

 

 

 

 

 

 

а)

 

 

б)

 

 

Рис. 4.27

Построение демультиплексоров большого размера выполняется так же, как и дешифраторов, например, для построения демультиплексора с пятью адресными входами и тридцатью двумя выходами нужно взять четыре демультиплексора с восемью выходами и построить схему по аналогии с подобным дешифратором (рис. 4.6).

92