- •Введение
- •1. Основы алгебры логики
- •1.1. Задание функций алгебры логики
- •1.2. Операции алгебры логики
- •1.2.1. Операция отрицание
- •1.2.3. Операция конъюнкция
- •1.2.4. Операция стрелка Пирса
- •1.2.5. Операция штрих Шеффера
- •1.2.6. Операция исключающее ИЛИ
- •1.2.7. Операция сложение по модулю два
- •1.2.8. Операция эквиваленция
- •1.2.9. Операция импликация
- •1.2.10. Операция запрет
- •1.2.11. Другие операции
- •1.3. Функционально полные системы
- •1.4. Свойства операций алгебры логики
- •1.4.1. Свойства операции отрицание
- •1.4.2. Свойства операций конъюнкция и дизъюнкция
- •1.4.3. Свойства операций штрих Шеффера и стрелка Пирса
- •1.4.4. Свойства остальных операций
- •1.5. Аналитическая запись функций алгебры логики
- •1.5.1. Дизъюнктивные нормальные формы
- •1.5.2. Конъюнктивные нормальные формы
- •1.6. Частично заданные функции
- •1.7. Упражнения
- •2. Логические элементы
- •3. МИНИМИЗАЦИЯ ФУНКЦИЙ АЛГЕБРЫ ЛОГИКИ
- •3.1. Метод Квайна
- •3.1.1. Алгоритм метода Квайна
- •3.1.2. Модернизация Мак-Класки метода Квайна
- •3.1.3. Модернизация Нельсона метода Квайна
- •3.1.4. Минимизация частично заданных функций методом Квайна
- •3.1.5. Упражнения
- •3.2. Метод карт Карно
- •3.2.1. Построение карт Карно
- •3.2.2. Минимизация с помощью карт Карно
- •3.2.3. Минимизация частично заданных функций картами Карно
- •3.2.4. Нахождение МКНФ
- •3.2.5. Упражнения
- •3.3. Совместная минимизация функций алгебры логики
- •3.3.1. Совместная минимизация методом общих простых импликант
- •3.3.2. Совместная минимизация методом доопределения частично заданных функций
- •3.3.3. Упражнения
- •4. Комбинационные схемы
- •4.1. Преобразователи кодов
- •4.1.1. Синтез преобразователей кодов
- •4.1.2. Схемы управления 7-сегментными индикаторами
- •4.1.3. Упражнения
- •4.2. Дешифраторы и шифраторы
- •4.2.1. Схемотехника построения дешифраторов
- •4.2.2. Схемотехника построения шифраторов
- •4.2.3. Применение дешифраторов и шифраторов
- •4.2.4. Упражнения
- •4.3. Мультиплексоры и демультиплексоры
- •4.3.1. Мультиплексоры
- •4.3.2. Синтез функций на мультиплексорах
- •4.3.3. Демультиплексоры
- •4.3.4. Упражнения
- •4.4. Сумматоры и схемы сравнения
- •4.4.1. Сумматоры
- •4.4.2. Схемы сравнения
- •4.4.3. Упражнения
- •5. Экспериментальная часть
- •5.1. Синтез и анализ схем с помощью лабораторного макета
- •5.1.1. Описание макета
- •5.1.2. Порядок синтеза и анализа схем
- •5.2. Синтез и анализ цифровых схем в Micro-Cap
- •5.2.1. Описание программы Micro-Cap
- •5.2.2. Синтез схем с помощью Micro-Cap
- •5.2.3. Анализ цифровых схем с помощью Micro-Cap
- •5.2.4. Порядок выполнения работы в Micro-Cap
- •5.3. Примерные задания лабораторных работ
- •6. Библиографический Список
Цифровая схемотехника
Таблица приведена для индикаторов, у которых сегменты зажигаются, если на них подан сигнал высокого уровня (1). Для индикаторов, управляемых сигналами низкого уровня, необходимо взять инверсные значения функций. 7-сегментный индикатор позволяет отображать не только цифры, но и другие символы.
На входы дешифратора для 7-сегментного индикатора, таблица которого приведена, подается двоично-десятичный код в кодировке 8421. Последние шесть наборов не должны появляться на входах дешифратора, поэтому для упрощения схемы их можно считать запрещенными. Но в реально используемых схемах дешифраторов , например, 555ИД18, и на последних шести наборах высвечиваются символы, отличающиеся от других наборов.
При построении преобразователей кодов важно не путать старшие и младшие разряды. В таблице истинности столбцы старших разрядов размещаются слева.
4.1.3. Упражнения
1.Построить схему преобразования 4-разрядного кода Джонсона в 3-разрядный двоичный код на элементах И-НЕ. Пример кода Джонсона приведен в табл. 4.10.
2.Построить схему преобразователя 6-битного двоичнодесятичного кода в двоичный код на элементах И-НЕ. В двоичнодесятичном коде младшие 4 бита соответствуют младшей десятичной цифре (код может изменяться от 0000 до 1001), а старшие два бита – старшей десятичной цифре (может изменяться от 00 до 11), т.е. этим кодом могут быть закодированы десятичные числа от 0 до 39. Провести совместную минимизацию.
3.Построить схему дешифратора для 7-сегментного индикатора,
отображающего не цифры, а буквы латинского алфавита: A, b, c, d, E, F, H, L, P, U. Провести совместную минимизацию и построить схему на элементах И-НЕ.
4.2. Дешифраторы и шифраторы
4.2.1. Схемотехника построения дешифраторов
Дешифратором называют преобразователь двоичного кода в унитарный код. В схемотехнике используется прямой унитарный код, в котором только один разряд равен 1, а остальные равны 0, или обратный (или инверсный) унитарный код – код, где только один разряд равен 0, а все остальные равны 1. Пример 5-разрядного прямого и обратного унитарных кодов приведен в табл. 4.5.
70
|
|
|
Комбинационные схемы |
||
|
|
|
|
|
|
|
|
|
|
Табл. 4.5 |
|
|
|
Прямой |
Обратный |
|
|
|
|
унитарный код |
унитарный код |
|
|
|
0 |
00001 |
11110 |
|
|
|
|
|
|
|
|
|
1 |
00010 |
11101 |
|
|
|
|
|
|
|
|
|
2 |
00100 |
11011 |
|
|
|
|
|
|
|
|
|
3 |
01000 |
10111 |
|
|
|
|
|
|
|
|
|
4 |
10000 |
01111 |
|
|
|
|
|
|
|
|
Дешифратор преобразует двоичный k-разрядный код в унитарный n-разрядный, где n = 2k. Т.е. можно построить дешифраторы, имеющие 2 входа и 4 выхода, 3 входа и 8 выходов и т.д. Обозначение дешифраторов приведено на рис. 4.4.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DC |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
x1 |
|
|
DC |
0 |
|
|
|
Q0 |
|
|
2 |
|
|||
|
|
|
|
|
|
|
|
|
|
2 |
|
|
||||||||
|
|
|
|
|
1 |
|
|
|
|
|
3 |
|
||||||||
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
1 |
|
|
|
Q1 |
|
|
|
|||||||
|
|
|
|
|
x2 |
|
|
|
|
|
4 |
|
4 |
|
||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
2 |
|
|
|
|
|||||||||||
|
|
DC |
0 |
|
|
2 |
|
|
|
Q2 |
|
|
5 |
|
||||||
|
|
|
x4 |
|
|
|
|
|
|
|
|
8 |
|
|
||||||
|
|
|
|
|
|
|
|
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
1 |
|
1 |
|
|
|
4 |
|
3 |
|
|
|
Q3 |
|
6 |
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
7 |
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
2 |
|
|
|
|
|
|
|
4 |
|
|
|
Q4 |
|
|
8 |
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
3 |
|
|
|
|
|
|
|
5 |
|
|
|
Q5 |
|
|
9 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
10 |
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
6 |
|
|
|
Q6 |
|
|
11 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
C |
|
7 |
|
|
|
Q7 |
|
|
12 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
13 |
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
14 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
15 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 4.4
Входы дешифраторов обозначают весом соответствующего двоичного разряда (4, 2, 1) или буквой с индексом, равным степени двойки веса соответствующего разряда (a2, a1, a0). Дешифратор может иметь входы разрешения, которые обозначаются буквами E, V или C. Пример таблицы истинности для дешифратора приведен в таблице 4.6. По таблице можно записать функции выходов, которые представляют собой просто минтермы соответствующих наборов:
Q0ъаыф |
(4.4) |
Q1ъаый
Q2ъацф
. . . . .
Q7ъкцй
Если есть вход разрешения, то к формулам (4.4) добавится еще аргумент (4.5).
Q0ъаыфC |
(4.5) |
Q1ъаыйC |
|
71
Цифровая схемотехника
Q2ъацфC
. . . . .
Q7ъкцйC
Табл. 4.6
N |
x4 |
x2 |
x1 |
Q0 |
Q1 |
Q2 |
Q3 |
Q4 |
Q5 |
Q6 |
Q7 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
2 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
3 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
4 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
5 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
6 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
7 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
|
|
|
|
|
|
|
|
|
|
|
Дешифраторы чаще всего имеют инверсные выходы, т.е. формируют обратный унитарный код. Входы разрешения тоже обычно инверсные. На рис. 4.5. приведено обозначение дешифратора 555ИД7. Он имеет три объединенные по И входа разрешения: два инверсных, и один – прямой. Таким образом, работа дешифратора разрешена, когда
V1 = 0, V2 = 0, V3 = 1.
DC |
0 |
Q0 |
|
a0 |
1 |
Q1 |
|
a1 |
2 |
Q2 |
|
a2 |
3 |
Q3 |
|
|
|||
v1 |
4 |
Q4 |
|
5 |
Q5 |
||
v2 |
|||
6 |
Q6 |
||
v3 |
|||
7 |
Q7 |
||
|
Рис. 4.5
Дешифраторы больших размерностей имеют слишком много входов и выходов, и микросхема с таким дешифратором имела бы большое количество выводов, поэтому их обычно собирают из дешифраторов меньшей размерности. Входы разрешения позволяют легко наращивать структуру дешифраторов. На рисунке 4.6. приведен пример дешифратора, преобразующего 5-разрядный двоичный код в 32разрядный унитарный. Для построения используются четыре дешифратора 3-8 (D2 – D5) и один дешифратор 2-4 (D1). Дешифраторы D2 – D5 работают параллельно, преобразуя младшие разряды входного кода, а схема D1 управляет ими, разрешая работу только одному дешифратору, номер которого подается на D1.
72
Комбинационные схемы
x1 x2 x4
|
|
|
|
DC |
0 |
x8 |
|
|
1 |
|
1 |
|
|
|
|||
x16 |
|
|
2 |
|
2 |
|
|
|
|||
|
|
|
|
||
|
|
|
|
|
3 |
|
C |
|
С |
D1 |
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
1 |
DC |
0 |
|
|
|
Q0 |
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
1 |
|
|
|
Q1 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
2 |
|
2 |
|
|
|
Q2 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
4 |
|
|
|
|
||
|
|
|
|
|
|
|
3 |
|
|
|
Q3 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
4 |
|
|
|
Q4 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
5 |
|
|
|
Q5 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
6 |
|
|
|
Q6 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
C |
D2 |
|
|
|
||
|
|
|
|
|
|
7 |
|
|
|
Q7 |
||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
1 |
DC |
0 |
|
|
|
Q8 |
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
1 |
|
|
|
Q9 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
2 |
|
2 |
|
|
|
Q10 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
4 |
|
|
|
|
||
|
|
|
|
|
|
|
3 |
|
|
|
Q11 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
4 |
|
|
|
Q12 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
5 |
|
|
|
Q13 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
D3 |
6 |
|
|
|
Q14 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
C |
|
|
|
|||
|
|
|
|
|
|
7 |
|
|
|
Q15 |
||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
1 |
DC |
0 |
|
|
|
Q16 |
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
1 |
|
|
|
Q17 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
2 |
|
2 |
|
|
|
Q18 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
4 |
|
|
|
|
||
|
|
|
|
|
|
|
3 |
|
|
|
Q19 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
4 |
|
|
|
Q20 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
5 |
|
|
|
Q21 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
6 |
|
|
|
Q22 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
C |
D4 |
|
|
|
||
|
|
|
|
|
|
7 |
|
|
|
Q23 |
||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
1 |
DC |
0 |
|
|
|
Q24 |
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
1 |
|
|
|
Q25 |
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
2 |
|
2 |
|
|
|
Q26 |
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
4 |
|
|
|
|
||
|
|
|
|
|
|
|
3 |
|
|
|
Q27 |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
4 |
|
|
|
Q28 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
5 |
|
|
|
Q29 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
6 |
|
|
|
Q30 |
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
C |
D5 |
|||||
|
|
|
|
|
|
7 |
|
|
|
Q31 |
||
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
Рис. 4.6
Нумерация выходных сигналов в схеме зависит от того, как поданы входные сигналы. Чтобы убедиться в правильности нумерации, показанной на рис. 4.6, нужно на входы подать отдельные двоичные коды и посмотреть, на каком выходе появится полезный сигнал. Например, если подать код числа 20 (10100 – в двоичной системе), то на входах дешифратора D1 будет код 10, т.е. сигнал 1 появится на выходе номер 2, следовательно, будет разрешена работа схемы D4. На ее входы подается код 100, таким образом на ее выходе номер 4 появится сигнал 1, это и будет выход Q20.
73