Следовательно, если логическую функцию двух аргументов можно представить в одном из видов представленном в 4-ом столбце табл. 8.3, то она обладает свойством линейности.

По рассмотренным нами 5 свойствам можно определить полноту системы некоторой совокупности логических функций. Для того, чтобы система элементарных логических функций была функционально полной необходимо и достаточно, чтобы она содержала логические функции, в совокупности, не обладающие рассмотренными свойствами, то есть чтобы система функций не содержала в себе этих 5 свойств (например, логическая функция F14, реализующая операцию И- НЕ, не обладает всеми 5 свойствами и, следовательно, является базисом).

Теорема Поста: Для того, чтобы множество N двоичных функций было базисом необходимо и достаточно, чтобы:

1.N содержало бы по крайней мере одну функцию, не сохраняющую ноль;

2.N содержало бы по крайней мере одну функцию, не сохраняющую единицу;

3.N содержало бы по крайней мере одну функцию, немонотонную;

4.N содержало бы по крайней мере одну функцию, несамодвойственную;

5.N содержало бы по крайней мере одну нелинейную функцию.

9.ПРОГРАММИРУЕМЫЕ ЛОГИЧЕСКИЕ ИНТЕГРАЛЬНЫЕ СХЕМЫ

Усложнение цифровых электронных устройств приводит к резкому росту числа корпусов интегральных схем малой и средней степени интеграции. В результате увеличиваются потребляемая мощность и габаритные размеры устройства, снижаются быстродействие и надежность, усложняется монтаж устройства. В то же время даже небольшая модификация

118

устройства требует значительных усилий от разработчика, поскольку зачастую приходится разрабатывать практически новые устройства [26].

Построение цифровых электронных устройств на специализированных больших и сверхбольших интегральных схемах (БИС и СБИС) позволяет не только улучшить технические характеристики устройств, но и расширить их функциональные возможности. Однако это экономически целесообразно лишь при больших объемах выпускаемых устройств, поскольку разработка и изготовление заказных специализированных БИС и СБИС — это длительный и дорогостоящий процесс.

Устранить возникшие противоречия удалось созданием универсальных логических устройств большой степени интеграции, алгоритмы работы которых задаются разработчиком. Такие устройства получили название программируемых логических интегральных схем (ПЛИС). Программируя ПЛИС, получают требуемые изменения структуры, что и обеспечивает реализацию необходимых функций. Очевидно, что универсальность, присущая ПЛИС, достигается избыточностью их аппаратной части, что, конечно, сказывается на быстродействии, которое ниже, чем при использовании специализированных БИС и СБИС, но значительно выше, чем при применении интегральных схем малой и средней степени интеграции.

Однако преимущества ПЛИС и прежде всего многофункциональность способствуют их широкому распространению.

Сложность цифровых интегральных микросхем принято оценивать количеством логических элементов, размещенных на одном кристалле. С этой точки зрения цифровые интегральные микросхемы подразделяются на следующие типы:

1.МИС – малые интегральные схемы (до 10 логических элементов).

2.СИС – средние интегральные схемы (до 100 логических элементов).

119

3.БИС – большие интегральные схемы (до 1000 логических элементов).

4.СБИС – сверхбольшие интегральные схемы (до 10 000 логических элементов).

5.УБИС – ультрабольшие интегральные схемы (до 100 000 логических элементов).

Для понимания принципа, положенного в основу ПЛИС, рассмотрим, в какой структуре можно реализовать систему логических уравнений, заданных в совершенной дизъюнктивной нормальной форме (СДНФ) (9.1).

Fm = xn xn−1 x2 x1 + xn xn−1 x2 x1 + + xn xn−1 x2 x1;

Число конъюнкций (произведений) в каждой функции не может превышать 2n (n — число аргументов функции).

Очевидно, чтобы реализовать такую систему логических функций, необходимо два блока, в одном из которых осуществляется формирование конъюнкций (произведений входных переменных), а в другом — их логическое сложение (т. е. дизъюнкция). Следовательно, укрупненная структура простейшей ПЛИС выглядит следующим образом (рис. 9.1).

Рис. 9.1. Структура ПЛИС

Входные (Вх) и выходные (Вых) буферные каскады осуществляют необходимые (иногда довольно сложные) преобразования входных и выходных сигналов. Например, формируют прямые и инверсные входные сигналы, формируют сигналы необходимой мощности, обеспечивают необходимую

120

нагрузочную способность выходов и т. п. Входные переменные (прямые и инверсные) поступают на матрицу И и на ее выходах формируются необходимые произведения этих переменных, которые затем складываются в матрице ИЛИ, обеспечивая реализацию требуемых логических функций.

Одним из классов программируемых логических интегральных схем являются программируемые логические матрицы (ПЛМ).

9.1. Программируемые логические матрицы

Создание двухуровневых программируемых пользователем логических матриц (ППЛМ) было ответом производителей цифровых интегральных микросхем на сложившуюся в конце 60-х годов прошлого века парадоксальную ситуацию: разновидностей логических микросхем требовалось все больше и больше, а объемы производства каждой разновидности постоянно снижались. В такой ситуации был найден, возможно, единственно правильный выход, который заключался в разработке и массовом выпуске достаточно универсальных интегральных микросхем, которые могли использоваться и в единичных экземплярах, но миллионами индивидуальных пользователей. Именно таким образом обеспечивался компромисс между большими затратами на организацию массового производства некоторого типа интегральных микросхем и быструю окупаемость этих затрат.

Такими интегральными микросхемами и стали, так называемые ныне, двухуровневые программируемые пользователем логические матрицы. Эти интегральные микросхемы позволяют (при наличии у пользователя специальных программаторов) оперативно реализовывать достаточно сложные многовыходные логические преобразователи (ЛП), закон функционирования которых изначально представляется в естественной для человека форме. Строгое математическое выражение этой естественной формы в научно-технической литерату-

121

ре принято называть совершенной дизъюнктивной нормальной формой (СДНФ) или ее минимизированным эквивалентом – дизъюнктивной нормальной формой (ДНФ). Универсализм двухуровневых ППЛМ обеспечивается введением на этапе их серийного производства значительной структурной избыточности как электронных элементов ППЛМ, так и электрических связей между этими элементами. При этом в архитектуру ППЛМ вводятся дополнительные электронные узлы, обеспечивающие по командам извне разрушение в определенных местах ненужных электрических связей между избыточными элементами, образующими собственно ППЛМ. Схема электрическая функциональная незапрограммированной ППЛМ показана на рис. 9.2.

Как видно из рис. 9.2 ППЛМ состоит из блока инверторов (DD1...DDS) входных логических переменных (X1...XS) и двух матриц. Матрица И реализует на шинах Z1...Zq элементарные конъюнкции с любым набором прямых и инверсных значений логических переменных X1...XS, а матрица ИЛИ реализует элементарные дизъюнкции с элементарными конъюнкциями, сформированными на шинах Z1...Zq. Результат операций дизъюнкции формируется на выходных шинах Y1...Yt. Матрицы И и ИЛИ представляют собой систему ортогональных проводников, в узлах пересечения которых располагаются полупроводниковые элементы, реализующие с резисторами нагрузки операции И и ИЛИ. Операцию И реализуют при помощи диодов, а операцию ИЛИ – при помощи триодов.

122

Рис. 9.2. Схема электрическая функциональная незапрограммированной ППЛМ

(без дополнительных электронных узлов)

Электрическое подключение диодов и триодов к соответствующим ортогональным проводникам осуществляется через специальные перемычки Pi (Pj), некоторые из которых при программировании ППЛМ удаляются (пережигаются) в соответствующих узлах. На рис. 9.3 показано подключение диодов в узлах матрицы И, а на рис. 9.4 – подключение триодов в узлах матрицы ИЛИ.

Логические уравнения для выходных сигналов Y1...Yt, формируемых незапрограммированными ППЛМ, имеют один и тот же вид в СДНФ:

123

где r =1,t ;

- операция логического сложения (дизъюнкции);

- операция логического умножения (конъюнк-

ции).

В [26] рассмотрен пример, как с учетом рис. 9.3, 9.4, можно определить, какие логические функции F1, F2 будут реализованы на ПЛМ, имеющей показанные на рис. 9.5 соединения.

Только при наличии и на входе х1 и на входе х2 сигналов высокого уровня (соответствующих логической единице), на выходе первого столбца Р1, имеется сигнал высокого уровня. Таким образом, по отношению к выходу первого столбца реа-

лизуется функция И, т. е.. Для второго столбца высокое напряжение на выходе (логическая 1) будет лишь тогда, когда высокий уровень напряжения будет на шинах,

124

Рис. 9.5. Программируемая логическая матрица

Высокий уровень напряжения (логическая 1) на шине F1 матрицы ИЛИ будет лишь тогда, когда высокий уровень напряжения (логическая 1) действует или на третьем, или на четвертом столбцах, т. е. по отношению к выходной шине F1 выполняется функция ИЛИ:

По аналогии получим

Таким образом, программируемая логическая матрица – это сетка взаимно перпендикулярных проводников (рис. 9.2), в местах пересечения которых находятся полупроводниковые элементы — диоды или транзисторы, включенные через лег-

125