3.6.2Цифрові компаратори

Це арифметичні пристрої, що призначені для порівняння величин двох чисел, що подані у двійковому (двійково-десятковому) коді^¹. Найпростіший компаратор виявляє лише факт рівності або нерівності двох поданих на його входи n-розрядних чисел (операндів) А і В і формує на виході однобітовий сигнал. рівності (1) або нерівності (0) цих чисел. Слід зауважити відмінність цих пристроїв від аналогових компараторів, які порівнюють рівні напруг на їх входах, і за принципом дії є модифікованими операційними підсилювачами. Тому надалі розлядатимемо тільки цифрові компаратори.

Рівність, зокрема, двох однорозрядних операндів a і b визначається логічною операцією рівнозначності (див.у табл. 1.5 функцію f9):

тобто логічною операцією виняткове АБО-НЕ, яка реалізується суматором-інвертором за модулем 2. Синтез однорозрядного компаратора рівності досить просто здійснюється у довільному базисі.

Порозрядну рівиість n -розрядних операндів найпростіше реалізувати за допомогою суматорів-інверторів за модулем 2 і кон’юнкторів, як це показано на рис. 3.13. Такий компаратор рівності порівнює окремі розряди n -розрядних чисел за формулою:

( 3.0 )

Аналогічний результат одержується й при синтезі компаратора у базисі суматорів за модулем 2 та диз’юнктора. Якшо застосувати закои дуальності, вихідна функція такого компаратора описуватиметься виразом

( 3.0)

Компаратори порівняння n-розрядних чисел можна будувати за двома принципами  логічним та арифметичним. Перший принцип (логічний) базується на синтезі за таблицею істинності, другий (арифметичний)  на с

Рис. 3.39 Визначник A=B

интезі схеми, що виконує компарування дії віднімання і порівняння їх знаків. На рис.3.14.а показана схема чотирирозрядного компаратора, що реалізує арифметичний принцип порівняння. Даний цифровий компаратор створений на базі чотирирозрядного суматора. Функцію дешифратора нуля тут виконує ЛЕ 4АБО. Тільки при рівності всіх розрядів суми S₀=S₁=S₂=S₃=0 на виході 4АБО з’явиться 0, а після івертора 1, яка підтверджує рівність А=В. В інших випадках на виході 4АБО одиниця, яка стає дозволом для схеми збігу 2І.

Промисловість випускає цифрові багаторозрядні компаратори як окремі вироби. Це в основному мікросхеми чотирирозрядних компараторів ТТЛШ  К555СП1, 531СП1 і КМОН  564ИП2, 561ИП2, які мають, вбудовані інвертори для операнда В і додаткові три входи аналізу І>(А>B), I=(A=B), І<(А<В) (див. рис. 3.14.б). Останні призначені для утворення схеми нарощування розрядності операндів, тобто для каскадування послідовним або пірамідальним способом під’єднання однотипних мікросхем.

Рис. 3.40 Арифметичний принцип порівняння та позначення цифрового компаратора

3.6.3Арифметико-логічні пристрої

Дня виконання над оперендами А і B як арифметичних, так і логічних операцій доцільно застосовувати мікросхеми універсальних арифметично-логічних пристроїв (АЛП), які можна знайти у складі серій ТТЛ і КМОН. Найчастіше вони мають чотирирозрядні входи операндів А і В і придатні для нарощування їх розрядності. Для виконання тих чи інших логічних або арифметичних операцій служать спеціальні керуючі входи. Подаючи на них чотирирозрядний код і задавши тип операції (арифметичної чи логічної), можна виконати за допомогою мікросхеми одну з 16 арифметичних або одну з 16 логічних операцій. Через широкі функціональні можливості мікросхеми АЛП входять до складу мікропроцесорів ЕОМ. У комплекті з АЛП випускають ще мікросхему, яка являє собою тракт групового переносу ддя виконання прискореного підсумовування багаторозрядних чисел. Самі АЛП при цьому відіграють роль чотирирозрядних груп, оскільки в основному промисловістю випускаються чотирирозрядні АЛП. До таких мікросхем АЛП належать із серій ТТЛ КІ55ИП3 (із схемою прискореного переносу К155ИП4), із серій КМОН 564ИП3 (відповідно 564ИП4). Для виконання більш складних за алгоритмом арифметичних та логічних операцій застосовують мікропроцесорні ВІС.

Рис. 3.41 Позначення ІС арифметико-логічного пристрою

Мікросхеми АЛП (К155ИП3 і 564ИП3)  це комбінаційні логічні схеми, що можуть виконувати арифметичні та логічні операції над чотирирозрядними операндами А і B з урахуванням або без урахування переносу Pi. На рис.3.15 зображене умовне схемне позначення мікросхеми АЛП^{^*} К564ИП3, яка функціонує згідно з табл. 3.5 (для випадку активних високих рівнів ([34]. АЛП для слів мав чотири пари входів А0-А3 і В0-В3 і чотири виходи Y0 –Y3, на яких фіксується результат арифметичної (при М=0) або логічної (при М=1) операції. Потрібну операцію (арифметичну чи логічну) вибирають за допомогою коду на входах S0 – S3.

Таблиця 3.14 Режими функціонування АЛУ типу К564ИП3