Лабораторна робота 7 Ключовий режим роботи транзисторів. Логічні інвертори

1. Мета роботи: навчитись визначати та реалізувати ключові режими роботи біполярних і польових транзисторів; ознайомитись зі схемами та принципом роботи логічних інверторів, поширених у схемотехніці ЕОМ під назвою логічних елементів “HI”.

2. Порядок роботи

2.1. Зібрати схему для дослідження режиму насичення біполярного транзистора (Рис. 7.1.). У запропонованій схемі застосувати транзистор, що має коефіцієнт підсилення у схемі із загальним емітером β = 100.

Р ис. 7.1. Схема дослідження ключового режиму бінарного транзистора

Рис. 7.2. Сім’я вольт-амперних характеристик біполярного транзистора

2.2. Користуючись сім’єю вольт-амперних характеристик біполярного транзистора (Рис. 7.2), зрахувати мінімальне значення струму бази I_bн, що забезпечує режим насичення при заданих колекторних опорах R_c1 = 1кΩ і R_c2 = 2кΩ. Значення електрорушійної сили (ЕРС) джерела живлення E_k = 10V. Необхідні розрахункові формули наводяться нижче:

2.3. За допомогою перемикача С (див. Рис. 7.1) вмикати R_c1 = 1кΩ. Поступово збільшуючи U_in, зафіксувати показники вимірювальних приладів. Потім повторити те саме при R_c2 = 2кΩ Табл. 7.1 і 7.2.

Т аблиця 7.1 т аблиця 7.2

За результатами експериментів визначити струм бази I_bн, як значення I_b, що вже не відповідає умові I_с = β ∙ I_b, і визначити експериментально значення мінімальної вхідної напруги U_in, що забезпечує режим насичення транзистору. Порівняти значення I_bн, отримані при розрахунках і експериментально. Визначити, як впливає величина R_c на значення I_bн і U_beн = U_in.

2.4. Зібрати схему для дослідження режиму насичення польового транзистора МОП-технології (MOSFET) (Рис. 7.3).

Рис. 7.3. Схема дослідження ключового режиму польового транзистора

2.5. Повторити п. 2.3. для вказаної схеми і заповнити Табл. 7.3 та 7.4.

Таблиця 7.3

Т аблиця 7.4

Пояснити відсутність струму I_g в режимі насичення. Порівняти U_ds і U_се для режимів насичення обох типів транзисторів. Зробити відповідні висновки.

2.6. Активізувати файл “non_bin.ca3”, що моделює логічний інвертор у різних режимах роботи (Рис. 7.4). Пояснити призначення кожного елемента схеми, а також перемикачів A; B; C; G.

Рис. 7.4. Схема дослідження логічного інвертора на біполярному транзисторі

2.7. Перемикач G встановити в положення, що дає змогу подавати на вхід схеми постійні рівні “0” або “1”. За допомогою перемикачів B і C реалізувати усі можливі значення R_c і R_b, виміряючи для кожної схеми рівень вихідної напруги U_се при двох рівнях вхідної напруги (U_”1” = 5V; U_”0” = 0V). Отримані значення U_се занести в Табл. 7.5.

Т аблиця 7.5

Пояснити, чому U_се в режимі насичення при R_c = 10кΩ менше, ніж при R_c = 1кΩ. (Пояснення зробити із застосуванням графіка навантажувальної характеристики U_се(I_с) на сім’ї вихідних характеристик транзистора.)

2.8. Враховуючи, що логічний рівень “1” відповідає U ≥ 4V, а логічний рівень “0” – U ≥ 0,6V, записати логічне рівняння для розглянутої схеми. Визначити, який з досліджених режимів відповідає цьому рівнянню. Яка логічна функція при цьому реалізується? Чи відповідає ця логічна функція роботі логічного інвертора?

2.9. Перемикач G встановити в положення, що забезпечує керування схемою від генератора імпульсів. На лицевій панелі генератора встановити режим прямокутного сигналу зі скважністю 50%, значення “Offcet” – в положення “0”. Активізувати лицеву панель осцилографа і отримати стійке зображення U_вх і U_се.

2.10. Поступово змінюючи амплітуду U_вх від 0,5 – 5V і використовуючи для цього ручку генератора “Amplitude” і “Offcet”, зафіксувати амплітуду U_{вх min}, яка вже забезпечує U_се ≤ 0,6V у відкритому положенні транзистора. (Зробити цей пункт при R_c = 1кΩ і R_c = 10кΩ, не змінюючи положення R_b = 5кΩ.) Накреслити осцилограми U_се для кожного експерименту при 0,9U_{вх min} і 1,1U_{вх min}. Пояснити незмінність осцилограм U_се при 1,1U_{вх min} і 0,9U_{вх min}.

2.11. Активізувати файл “1non_bin.ca3”, що дає змогу визначити навантажувальну здатність логічного інвертора на біполярному транзисторі (Рис. 7.5.).

Рис. 7.5. Схема визначення навантажувальної здатності логічного інвертора на біполярному транзисторі

Примітка: за елемент навантаження прийняти аналогічний інвертор, що розташований у магазині елементів електронної лабораторії під назвою “NON_ST”. Особливістю цього елемента є потреба реалізації інвертора з двома різними вхідними опорами (Рис. 7.6).

2.12. Поступово збільшуючи кількість елементів навантаження, що підключені до виходу інвертора, за наявності на його виході логічного рівня “1”, а також значень R_c і R_b, щоразу визначати величину U_се (U_се контролюється за допомогою вольтметра U_out).

Рис. 7.6. Електрична схема інвертора, що є елементом навантаження

Дані експерименту занести в Табл. 7.6.