2. Порядок роботи

2.1. Зібрати схему, зображену на (Рис. 8.1.). Змінюючи всі можливі комбінації логічних рівнів “0” і “1” (відповідно 0V і 5V) на входах “a” і “b”, зафіксувати значення вихідної напруги, що вимірюється вольтметрами U_out1 і U_out2. Дані занести у Табл. 8.1.

Таблиця 8.1 2.2. Зважаючи на те, що U_out ≥ 4V відповідає логічному рівню “1”, а U_out ≤ 0,6V – логічному рівню “0”, скласти аналогічну таблицю із застосуванням логічних змінних “0” або “1”. Визначити, яка логічна функція реалізована за допомогою кожної схеми. Зауважимо, що реалізація логічних функцій за допомогою саме діодів і резисторів має назву діодно-резистивної логіки (DRL).

Рис. 8.1. Логічні схеми “AND” та “OR” в логіці DRL

2.3. До виходів кожної схеми підключити таку саму схему і з’ясувати, чи змінюється реалізована логічна функція і як змінюються рівні “1” і “0” при такому з’єднанні логічних схем. Чи доцільне таке з’єднання в логіці DRL?

2.4. Зібрати схему, зображену на (Рис. 8.2.). Повторити п. 8.1. і 8.2. для вказаної схеми. Визначити реалізовану логічну функцію.

2.5. Використовуючи операцію активізації логічної схеми з наступним її копіюванням за допомогою клавіші F₃, з’ясувати, як змінюється вихідна напруга логічної схеми при підключенні до її виходу аналогічної їй схемі.

2.6. Зібрати схему, зображену на (Рис. 8.3). Повторити п. 8.1. і 8.2. для такої схеми. Визначити реалізовану логічну функцію. Зазначимо, що подібна реалізація логічних схем із застосуванням резисторів і транзисторів має назву резистивно-транзисторної логіки (RTL).

Рис. 8.2. Логічна схема “NAND” у логіці RTL

Рис. 8.3. Логічна схема “NOR” у логіці RTL

8.7. Зібрати схему, зображену на (Рис. 8.4). Подібна схема є прикладом логічних схем на польових транзисторах технології КМОП (MOSFET). Повторити п. 8.1. і 8.2. для вказаної схеми. Визначити реалізовану логічну функцію.

8.8. Для логічних схем “NAND” на біполярних і польових транзисторах порівняти фактичні рівні логічних “1” та “0” на їх виходах. Яка схема має більш прийнятні рівні логічних сигналів?

8.9. Відкрити файл “3pos.ca3”, що моделює елемент з трьома сталими станами (Рис. 8.5). Перевірити логічну функцію U_out(I) при двох положеннях перемикача “E” (Enable), що моделює заперечення видачі вихідного сигналу.

Р ис. 8.4. Логічна схема “nand” у логіці кмоп

Рис. 8.5. Схема елемента з трьома сталими станами

3. Зміст звіту

Зміст має містити: -

• Мету роботи;

• схему досліджуваного елемента;

• відповідні таблиці істинності та логічні рівняння;

• таблиці вимірювань;

• висновки по кожному експерименту;

• загальні висновки по роботі.

Лабораторна робота 9 Алгебра логіки та еквівалентні перетворювання логічних схем

1. Мета роботи: засвоїти основні властивості базових логічних функцій; теореми і тотожності їх еквівалентного перетворювання; методи формалізації та спрощення логічних схем за умови забезпечення ідентичності їх таблиць істинності.