2 Архітектури системних плат: шинно-мостова та хабова

Основою системної плати є чіпсет який визначає її архітектуру. На даний час у переважній більшості ПК використовуються два види архітектур системних плат: шинно-мостова та хабова.

Наведемо історичний розвиток архітектур у залежності від появи інтерфейсів для плат розширення.

Після появи шини PCI, для неї довелося будувати міст від системної шини. Спочатку її називали "прибудованою" (mezanine bus), але незабаром вона надовго стала центральною шиною, навколо якої компонувалися всі інші елементи. Її центральне місце не оспорювалось, оскільки PCI мала високу продуктивність — 132 Мбайт/с. Традиційно на схемах шину PCI зображують посередині, як екватор. Процесор і пам'ять (разом з кеш-пам'яттю) зображують вище — "північніше", а шину ISA і всі пристрої, що підключаються до PCI і ISA, зображують нижче — "південніше" "екватора". Відповідні частини чіпсета одержали назви північного (north) і південного (south) моста. Співзвучне слово серверний відноситься до чіпсета, який орієнтований на застосування в комп'ютерах-серверах. Шинно-мостова архітектура чіпсетів проіснувала довгий час і пережила кілька поколінь процесорів (від 2-го до 6-го). Відхід вторинного кєша із системної плати на процесор (Р6 і Pentium 4 у Intel і К7 у AMD) трохи спростив північну частину чіпсета — тепер не треба керувати статичною кеш-пам'яттю, а залишається лише забезпечувати когерентність процесорного кєша з основною пам'яттю, доступ до якої можливий і з боку шини PCI.

Коли з'явився порт AGP, завдання північного моста ускладнилися: контролеру пам'яті доводиться працювати вже на три фронти — йому посилають запити процесор, майстри шини PCI (і ISA, але теж через PCI) і порт AGP. Пропускна здатність AGP у режимі 2х складає 533, а в режимі 4х — 1066 Мбайт/с, так що шина PCI за продуктивністю стала уже другорядною (нагадаємо, що AGP — не шина розширення, а спеціалізований порт підключення графічного акселератора). З уведенням високошвидкісних режимів UltraDMA (ATA/66 і АТА/100) зв'язок двохканального контролера IDE з пам'яттю через шину PCI став уже занадто сильно завантажувати цю шину. Передбачені можливості підвищення продуктивності PCI використовуються рідко: розширення розрядності до 64 біт обходиться занадто дорого (велике число провідників породжує свої проблеми), а підвищення частоти до 66 Мгц для шини можливо, лише якщо всі її абоненти підтримують цю частоту. Досить установити одну "просту" карту PCI, і продуктивність центральної шини падає до початкових 133 Мбайт/с. Відповіддю на ці зміни в розміщенні сил став перехід на хабовую архітектуру чіпсета. У даному контексті хаби — це спеціалізовані мікросхеми, що забезпечують передачу даних між підключеними до них шинами.

Північний хаб чіпсета виконує ті ж функції, що і північний міст вищеописаної архітектури: він зв'язує шини процесора, пам'яті і порту AGP. Однак на "південній" стороні цього хаба знаходиться вже не шина PCI, а високопродуктивний інтерфейс зв'язку з південним хабом. Пропускна здатність цього інтерфейсу складає 266 Мбайт/с і вище, у залежності від чіпсета. Якщо чіпсет має інтегровану графіку, то в північний хаб входить і графічний контролер із усіма своїми інтерфейсами (аналоговими і цифровими інтерфейсами дисплея, шиною локальної пам'яті). Чіпсети з інтегрованим графічним контролером можуть мати зовнішній порт AGP, що стає доступним при відключенні убудованого графічного контролера. Є чіпсети у яких порт AGP є чисто внутрішнім засобом підключення убудованого контролера, і зовнішній графічний контролер до них може підключатися тільки по шині PCI.

3 Тенденції розвитку архітектур системних плат

Архітектури системних плат мають тенденцію на перехід до мережевих принципів взаємодії і відмова від спільного використання єдиної шини. При цьому використовується “гаряче” підключення пристроїв, із автоматичним визначенням та налаштуванням параметрів.

З апаратної точки зору системні плати використовують все менш габаритні складові із більш компактнішою системою контактів. Водночас спостерігається підвищення продуктивності за рахунок збільшення робочих частот у самих пристроях та мікросхемах інтерфейсів, використання меншої кількості провідних ліній передачі сигналів завдяки переходу від паралельних інтерфейсів до послідовних.