1. Неймановская структура ЭВМ. Устройство управления с "жесткой логикой" и программируемой логикой и их влияние на структуру ЭВМ и систем.

2. Типы интерфейсов. Правила для разработчиков интерфейса.

3. Системы счисления, используемые в информационных системах и их особенности. Выбор оптимальной системы счисления для ЭВМ и информационных систем.

4. Правило перевода целых и дробных чисел из одной позиционной системы счисления в другую.

5. Форма и диапазон представления чисел с плавающей запятой в информационных системах.

6. Форма и диапазон представления чисел с фиксированной запятой в информационных системах.

7. Влияние основания системы счисления на диапазон представления чисел в ЭВМ и информационных системах.

8. Особенности выполнения арифметических операций в двоичной системе счисления.

9. Кодирование двоичных чисел при выполнении арифметический операций. Прямой и обратный коды и выполнение в них алгебраического сложения чисел.

10. Дополнительный код и выполнение в нем алгебраического сложения чисел.

11. Сложение двоичных чисел, представленных в форме с плавающей запятой.

12. Переполнение разрядной сетки при выполнении алгебраического сложения в обратном и дополнительном кодах.

13. Методы обнаружения переполнения разрядной сетки. Модифицированные обратный и дополнительный коды.

14. Логические основы ЭВМ и систем. Понятие логической комбинационнной схемы и цифрового автомата.

15. Основные законы и задачи алгебры логики

16. Способы задания переключательных функций. Понятие о функционально полных наборах переключательных функций.

17. Методы минимизации переключательных функций в базисе И-НЕ; ИЛИ-НЕ; И, ИЛИ, НЕ.

18. Минимизация переключательных функций методом уменьшения числа инверсий.

19. Синхронные и асинхронные триггерные схемы

20. Применение триггерных схем для подавления дребезга контактов.

21. Применение триггерных схем для синхронизации импульсов.

22. Операционные узлы ЭВМ. Двоичные счетчики с коэффициентом пересчета кратным степени 2.

23. Операционные узлы ЭВМ. Двоичные счетчики с коэффициентом пересчета не кратным степени 2 (с произвольным модулем).

24. Операционные узлы ЭВМ. Регистры памяти (накопительные).

25. Операционные узлы ЭВМ. Регистры сдвига.

26. Операционные узлы ЭВМ. Регистры реверсивные.

27. Синхронные двоичные счетчики с параллельным переносом.

28. Структура буферного (сверхоперативного) запоминающего устройства с прямой адресацией.

29. Линейные и многоступенчатые дешифраторы.

30. Шифраторы (кодеры).

31. Мультиплексоры.

32. Синтез логических схем на мультиплексорах.

33. Демультиплексор.

34. Постоянные запоминающие устройства матричного и программируемого пользователем типа, их назначение и структура.

35. Синтез сумматора на 3 входа (полного сумматора) в базисе И-ИЛИ-НЕ.

36. Структурная организация ЭВМ. Организация связи между блоками ЭВМ. Типы интерфейсов.

37. Двоичный сумматор накапливающего типа.

38. Десятичный сумматор.

39. Многоразрядные последовательные и параллельные сумматоры.

40. Вычисления логических условий. Схемы сравнения слов с константами: А=К, А<К, А<=K, A>K, A>=K.

41. Схемы сравнения слов на равенство и неравенство.

42. Схемы сравнения слов на > и <.

43. Принципы построения микропрограммных автоматов с "жесткой логикой". Абстрактная и структурная модели цифровых автоматов.

44. Способы задания цифровых автоматов. Автоматы Мили и Мура.

45. Система прерывания с циклическим опросом.

46. Канонический метод структурного синтеза автоматов.

47. Синтез микропрограммного автомата Мили по граф-схеме алгоритма.

48. Микропрограммируемый автомат Уилкса.

49. Синтез микропрограммного автомата Мура по граф-схеме алгоритма

50. Управляющие автоматы с программируемой логикой. Способы кодирования микро-команд. Прямое и косвенное кодирование микроопераций.

51. Структура и функционирование микропрограммируемого управляющего автомата.

52. Принцип выполнения умножения двоичных чисел с плавающей и фиксированной запятой.

53. Структура памяти ЭВМ. Запоминающие устройства, их основные параметры.

54. Оперативное, постоянное и внешнее за поминающее устройство.

55. Структура запоминающего устройства с произвольным доступом.

56. Двоичные счетчики со сквозным переносом.

57. Структура запоминающего устройства со стековой организацией.

58. Структура запоминающего устройства с магазинной организацией.

59. Организация оперативной памяти. Многоблочная память.

60. Организация оперативной памяти с многоканальным доступом. Схема анализа приоритета при подключении каналов.

61. Организация памяти. Иерархические уровни. Двух- и трехуровневая организация памяти.

62. Организация прямого доступа к памяти.

63. Двоичные сумматоры. Синтез сумматора на 2 входа.

64. Программируемые логические матрицы и проектирование схем с их использованием.

65. Команды ЭВМ. Форматы команд, адресность и модификация команд. Признаки адресации информпации. Неявная и непосредственная адресация.

66. Прямая и прямая регистровая адресация.

67. Косвенная и косвенная регистровая адресация.

68. Задачи, возлагаемые на систему адресации. Автоинкрементая и автодекрементная адресация.

69. Принципы защиты информации. Защита информации при страничной адресации.

70. Организация виртуальной памяти.

71. Принципы организации системы прерывания программ. Характеристики систем прерывания. Система прерывания с регистром прерывания.

72. Минимизация абстрактных автоматов.

73. Арифметико-логические устройства (АЛУ). Классификация АЛУ.

74. Методы умножения двоичных чисел.

75. Умножение двоичных чисел с фиксированной запятой в дополнительных кодах.

76. Граф-схема умножения двоичных чисел с фиксированной запятой.

77. Защита от прерываний. Маскирование сигналов прерывания.

1. Неймановская структура эвм. Устройство управления с "жесткой логикой" и программируемой логикой и их влияние на структуру эвм и систем.

Архитектура ЭВМ - концептуальная структура вычислительной машины, определяющая проведение обработки информации и включающая методы преобразования информации в данные и принципы взаимодействия технических средств и программного обеспечения.

В настоящее время наибольшее распространение в ЭВМ получили 2 типа архитектуры: принстонская (фон Неймана) и гарвардская.

Фон Нейман : программа должна быть представлена в памяти компьютерав цифровой форме, вместе с данными. Он также отметил, что десятичная арифметика, используемая в машине ENIAC, где каждый разряд представлялся 10 электронными лампами (1 включена и 9 выключены), должна быть заменена бинарной арифметикой.

Машина фон Неймана состояла основных частей:

• памяти

• арифметико-логического устройства

• устройства управления

• устройств ввода-вывода.

Память включала 4096 слов, каждое слово содержало 40 битов, бит — это 0 или 1. Каждое слово содержало или 2 команды по 20 битов, или целое число сознаком на 40 битов. 8 битов указывали на тип команды, а остальные 12 битов определяли одно из 4096 слов.

Все множество технологий, используемых при реализации микропрограммных автоматов устройств управления, можно свести к двум категориям:

Микропрограммный автомат с жесткой логикой\

Устройство управления с жесткой логикой имеет в своем составе такой микропрограммный автомат, выходные сигналы которого вырабатываются за счет соединения между собой логических схем. Исходной информацией служат содержащие команды флаги, тактовые импульсы и сигналы, поступающие с шины управления. Код операции, хранящийся в регистре команд, используется для определения того, какие управляющие сигналы и в какой последовательности должны формироваться.

Дешифратор кода операции преобразует код j-ой операции в единичный сигнал на j-ом выходе дешифратора.

Машинный цикл выполнения каждой команды состоит нескольких тактов. Сигналы управления вырабатываются в строго определенные моменты времени, то есть они привязаны к импульсам синхронизации. Процесс синтеза микропрограммного автомата с жесткой логикой называется структурным синтезом, который имеет следующие этапы:

• Выбор типа логики и запоминающих элементов

• Кодирование состояний автомата

Синтез комбинационной схемы

Достоинства и недостатки:

Экономичен, быстродействие

Недостатки

Трудногеализуем

Микропрограммный автомат с программируемой логикой

Для инициирования микрооперации достаточно сформировать соответствующий управляющий сигнал на соответствующей шине управления. Это переводит линию в активное состояние. Для указания микрооперации, выполняемой в данном такте, можно сформировать управляющее слово, в котором каждый бит соответствует одной линии. Такое управляющее слово называется микрокомандой. Таким образом микрокоманда – это последовательность нулей и единиц. Последовательность микрокоманд, реализующих определенный этап машинного цикла называется микропрограммой. Микропрограмма размещается в специальном запоминающем устройстве – память микрокоманд.

Причина популярности автоматов с программируемой логикой в том, что они допускают разработку очень сложных и взаимосвязанных микропрограмм и допускают внесение изменений.

Каждой команде вычислительной машины в памяти микрокоманд соответствует микропрограмма.

Запуск микропрограмм, выполняющих операции, осуществляется путем передачи кода оперативной памяти из регистра команды на вход преобразователя кода операции. В преобразователе кода операции код операции преобразуется в адрес первой микрокоманды. Этот адрес поступает в формирователь адреса микрокоманды и далее в регистр адреса микрокоманды.

Микрооперационная часть команды (МО) поступает на дешифратор микрооперации(ДШМО). На его выходах образуются управляющие сигналы. Именно эти сигналы инициируют выполнение микроопераций в исполняющих устройствах и узлах вычислительных машин. \

Адресная часть микрокоманды подается в формирователь адреса микрокоманды. Адрес следующей микрокоманды формируется на основе 3х частей:

• Преобразователя кода операции

• Значений осведомительных сигналов флагов

• Адресной части

Достоинства:

Возможность модификации микропрограмм, возможность создания микропрограмм любой сложности.

Недостаток:

Большое время выполнения.