- •2.Косвенный переход
- •Дескрипторы
- •Основные характеристики тестов
- •Надёжность тестирования –
- •Однородное ранжирование
- •Ранжирование по методу Хаффмана
- •Формы представления чисел
- •Представление чисел с учетом знака
- •4.1. Сложение с плавающей точкой
- •4.2. Умножение мантисс чисел с плавающей точкой
- •Сложение чисел
- •Система команд
- •Интегральный таймер
- •Программируемый адаптер последовательного интерфейса
- •Схемы управления и защиты памяти
- •Разрядность обрабатываемых данных - 8; 16; 32
- •Разрядность обрабатываемых данных - 8; 16; 32
- •80486Dx – 32 разрядный процессор 80486 с встроенным сопроцессором
- •80486Sx -- 32 разрядный процессор 80486 без сопроцессора
- •80486Dx2 – частота cpu увеличена в 2 раза по сравнению с шиной.
- •80486Dx4 -- частота cpu увеличена в 2,5 (3) раза по сравнению с шиной.
- •Для увеличения объёма convention memory осуществляют перемещение dos, резидентных программ и драйверов в расширенную память.
- •Существуют две системы нумерации секторов на диске:
- •Pause [сообщение] -- приостановка выполнения bat-файла и выдача сообщения
- •73. Управление дисками и каталогами в ms-dos.
- •Триггеры с управлением по фронту
- •Приведена схема мультиплексора 4 в 1
- •После заполнения таблицы можно перейти к синтезу комбинационной схемы r- го вычислителя I – го разряда регистра.
- •2.1.2. Комбинаторная мера.
- •2.1.3. Аддитивная мера Хартли.
- •2.2.3. Условная энтропия.
- •2.2.4. Энтропия и информация.
- •3.2. Выбор частоты отсчётов при дискретизации.
- •3.3. Квантование по уровню.
- •Теорема 1
- •Теорема 2
- •4.4. Оптимальное кодирование.
- •Например: Дан восьмибуквенный первичный алфавит, известны безусловные вероятности для символов первичного алфавита.
- •4.6.2. Циклические коды.
- •1. Семантический разрыв между архитектурой эвм и уровнем решаемых задач
- •1.1. Физическая и виртуальная эвм
- •1.2. Семантический разрыв между физической и виртуальной эвм
- •1.3. Уменьшение семантического разрыва
- •1.4. Векторная обработка данных
- •2. Основы горизонтальной и вертикальной обработки информации
- •2.1. Характеристика горизонтальной и вертикальной технологий
- •2.2. Вертикальные операции и устройства
- •2.2.1. Операция вертикального сложения.
- •2.2.2. Операция деления количества единиц.
- •2.2.3. Операция упорядочения единиц.
- •2.2.4. Примеры выполнения вертикальных операций.
- •3. Использование матричного параллелизма в архитектуре эвм
- •3.1. Матричный параллелизм на системном уровне
- •3.1.1. Однородные матричные процессоры.
- •3.1.2. Периферийные матричные процессоры.
- •3.2. Матричный параллелизм на схемном уровне
- •3.2.1. Параллельные сдвигатели.
- •3.2.2. Параллельные сумматоры.
- •3.2.3. Матричные умножители
- •3.2.4. Матричные делители.
- •№114 Матричные системы
- •№117 Многомашинные системы
- •№121 Стандарт скоростной оптической магистрали fddi.
- •152. Принцип управления по хранимой микропрограмме. Операционно-адресная структура микрокоманды.
- •Основная задача свв – организация обменом информации между оп эвм и пу.
- •К основным функциям свв относят следующие:
- •166. Формирование речевых сообщений по правилам и по образцам. Способы сжатия информации в устройствах ввода-вывода речевых сообщений.
3. Использование матричного параллелизма в архитектуре эвм
Один из основных подходов к повышению производительности ЭВМ является использование матричного параллелизма на системном и схемном уровнях организации вычислительного процесса.
3.1. Матричный параллелизм на системном уровне
На системном уровне матричный параллелизм положен в основу построения однородных и неоднородных матричных процессоров, вычислительных систем сверхдлинных команд, потоковых машин.
3.1.1. Однородные матричные процессоры.
Однородные матричные процессоры (ОМП) образуются матрицей одинаковых операционных элементов (ОЭ), объединяемых в единую систему с использованием регулярных связей. Изначально ОМП предназначались для обработки изображений. Далее круг задач расширился, включая прогноз погоды, обработку сейсмических данных расчет сложных конструкций, например, в самолетостроении и космической технике, экономические и . военные задачи.
ОМП развиваются по пути упрощения ОЭ, порождая однородные вычислительные среды (ОВС), и усложнения ОЭ до уровня микроЭВМ. Изначально единое управление ОЭ модифицируется введением для каждого ОЭ различных режимов работы в процессе выполнения единой команды. Режимы задаются до или в процессе решения задачи.
В ОВС вычислениям предшествует процесс программирования, который для каждого ОЭ задает свою команд}', фиксируя ее на все время решения задачи.
3.1.2. Периферийные матричные процессоры.
К неоднородным матричным процессорам следует отнести периферийные матричные процессоры (ПМП), подключаемые к ведущей машине для оптимизации выполнения сложных вычислительных операций.
ПМП содержит память, подключаемую к интерфейсу ведущей машины, адресное устройство, локальную память, множество функциональных устройств и объединяющую их коммутационную сеть, а также устройство микропрограммного управления.
Для выполнения сложных операций составляются микропрограммы, обеспечивающие одновременную работу множества функциональных устройств (сумматоров, умножителей, делителей) конвейерного типа.
Недостатком ПМП является сложность микропрограммирования, который преодолевается написанием микропрограмм на специальном языке высокого уровня.
3.1.3. Системы со сверхдлинной командой.
Для исполнения вычислений с последовательно-групповой структурой применяются системы со сверхдлинной командой. Процессор содержит множество различных функциональных устройств, ориентированных на выполнение конкретной операции, а команда — инструкции для каждого их них с указанием адресов операндов и результата.
3.2. Матричный параллелизм на схемном уровне
Матричный параллелизм на схемном уровне реализуется в однотактных арифметических устройствах, выполненных на комбинационных схемах. К ним относятся параллельные сдвигатели и сумматоры, матричные умножители и делители.
3.2.1. Параллельные сдвигатели.
Параллельные сдвигатели выполняются на мультиплексорах, каждый из которых вычисляет один конкретный разряд сдвинутого числа. На адресные входы мультиплексора подается величина сдвига, а на информационные входы — разряды исходного числа. Мультиплексор подключает на выход информационный вход, соответствующий величине сдвига. На этот вход подается разряд исходного числа, который должен стать закрепленным за мультиплексором разрядом результата при данной величине сдвига.
Арифметические параллельные сдвигатели заполняют высвобождаемые позиции нулями дтя прямого кода операнда и значениями знака для обратного и дополнительного кодов.