
- •Компьютерные технологии проектирования вычислительных устройств
- •Структура сапр
- •1. Математические модели конструкций и схем ву
- •Модель компонента
- •Модели электрических схем
- •Компьютерные технологии проектирования печатных плат в среде p-cad Создание символов компонентов
- •Конструкторско-технологические параметры печатных плат
- •Отверстия печатных плат
- •Стеки контактных площадок (Pad Stacks) и переходных отверстий (Via Stacks).
- •Создание на пп посадочных мест компонентов.
- •Создание схемы электрической принципиальной
- •2). Размещение модулей на мкп
- •Алгоритмы и модели компоновки ву
- •Критерии оптимизации при разрезании электрической схемы
- •1 , Если tf t(xj)
- •Итерационный алгоритм разбиения гиперграфа
- •Пример алгоритма типизации.
- •Покрытие функциональных схем модулями заданного библиотечного набора
- •Задача размещения модулей.
- •Размещение компонентов в регулярном монтажном пространстве
- •Размещение компонентов в нерегулярном монтажном пространстве
- •Алгоритм последовательного размещения
- •Метод силовых функций (непрерывно – дискретный алгоритм размещения)
- •Задача "перераспределения" выводов модуля
- •Подсчет изменения суммарной длины связей в итерационных алгоритмах
- •Трассировка электрических соединений
- •Математическая формулировка задачи трассировки электрических соединений.
- •Алгоритмы трассировки
- •Эвристический алгоритм трассировки. Двухлучевой алгоритм трассировки
Создание схемы электрической принципиальной
Программа P-CAD Schematic – настройка конфигурации: единицы измерения, шаг координатной сетки, имя файла (имена листов схемы), выбор и заполнение форматки, толщина линий эл. связей, назначение текущей библиотеки символов.
Установка библиотечных символов на экране монитора (команда Place/Part).
Шины – толщина и именование (нумерация) шин. Глобальные электрические цепи. Именование цепей, подходящих к шинам (команда Place/Port).
Электрические цепи – проведение (команда Place/Wire) и именование (нумерация) цепей.
Редактирование цепей и символов (опции контекстного меню Properties), или командами Edit/Nets и Edit/Parts соответственно.
Перенумерация позиционных обозначений символов (команда Utils/Renumber).
Проверка схемы на наличие ошибок (команда Utils/Erc). Значимость ошибок.
Создание текстовых отчетов (команда File/Reports).
Генерация списка соединений (команда Utils/Generate Netlist.
Основные задачи этапа конструкторского проектирования ВУ.
На этом этапе решаются следующие задачи:
Компоновка модулей схемы в конструктивные и функциональные блоки более высокого уровня.
Размещение модулей i-того ранга в модули (i+1)-го ранга.
Трассировка электрических соединений на МКП.
Выпуск КТД.
1). Компоновка модулей
– процесс объединения модулей схемы i-того ранга в модули (i+1)-го ранга с учетом критериев оптимальности компоновки и конструктивных ограничений. Указанные задачи решаются при:
- разрезании исходной схемы на блоки со связанными модулями – формировании ТЭЗ-ов, объединении их в панели, шкафы и т.п.
- типизации модулей – разрезании схемы на части с минимизацией числа частей разбиения.
- покрытии модулей – преобразовании функционально-логической схемы в схему электрическую принципиальную.
Во всех перечисленных случаях в общем виде задача компоновки формулируется след. образом:
Разделить исходную схему на непересекающиеся блоки модулей таким образом, чтобы
g,s
(1,2,3,….,W)
было справедливо Gg
Gs
= 0
и
,
где G – исходный граф схемы; Gg,Gs – формируемые блоки; g,s=1,W.,
|Xs|=ns |Xg|=ng.
Задача разбиения схемы на части является комбинаторной задачей, а при заданном количественном распределении модулей в блоках число возможных разбиений равно
N!
R =
------------
,
где
n1! n2!...ng!...nw!
ng
– число модулей в блоке Gg,
g=1,W
и
ng
= N
- общее число исходных модулей в схеме.
Видно, что перебор всех вариантов при большом значении N требует больших временных затрат.
Основным критерием компоновки в общем случае является критерий минимального суммарного числа связей между формируемыми блоками:
{
δgsf
{
δgsf
{
δgsf
{
δgsf
K
=
fgs,
где fgs
=
1, если
tf
T(Xg,
Xs)
0
При решении задачи разбиения (разрезания) исходных модулей схемы на блоки используются графовые модели схем в виде мульти- ,гипер- и ультраграфа.
Модель 1.
Для этой модели критерий разрезания записывается в виде:
К =
rijgs.
Xg, Xs –подмножество модулей в блоках Gg и Gs. Количество модулей в этих же блоках равно Ng = |Xg| и Ns = |Xs|.
Заметим, что rijgs ≠ 0 в том случае, если xi Xg и xj Xs и указанные модули объединены одной цепью, т.е. tf T(xi xj).
Модель 2.
Для этой модели критерий разрезания записывается в виде:
К =
ifs*
jfg
В
этом случае
Gg
Gs
= 0, xi,
xj
X(tf).