7. Основная память вычислительной машины; временные характеристики

Основная память.

ОЗУ – Оперативное Запоминающее Устройство (Random Access Memory).

ПЗУ – Постоянное Запоминающее Устройство.

Физически основная память представляет собой матрицу запоминающих элементов. Обращение к этой матрице осуществляется по двум номерам (номер строки и столбца).

Возможна организация памяти в отличной от указанной форме (2D).

Иллюстрация организации структуры памяти:

Ячейка памяти (в ней 64 бита)

Дешифраторы

Регистры адреса строки и адреса столбца

Регистр данных

Шина данных

Шина регистра

Регистр данных памяти (РДП)

Регистр адреса памяти (РАП)

Сигналы:

CS (crystal select) – выбор кристалла (выбор памяти)

WE (write enable) – управляет записью и чтением

RAS – сигнал, определяющий номер R строки

CAS – сигнал, определяющий номер C столбца

OE

Использование двух сигналов обусловлено тем, что доступ к каждой ячейке памяти осуществляется на максимально возможной частоте, с которой работает данная схема памяти. Поочерёдная подача этих сигналов обеспечивает устойчивость ячейки памяти.

Чтение данных из ячейки памяти:

1. WE = 1 (чтение)

2. RAS – устанавливаем адрес строки

3. По завершении электронных процессов устанавливается адрес столбца через сигнал CAS

4. По завершении переходного процесса от сигнала CAS данные из ячейки памяти передаются в регистр данных (Рд)

Из этого видно, что все операции производятся с задержками.

1-ая задержка – после определения столбца

…

Данные задержки определяют качество элементов памяти, которая характеризуется её временными показателями (задержками), чаще называемыми таймингами.

Временные характеристики памяти (тайминги)

Пример записи тайминга:

5-5-5-15 DDR II (400 Мгц)

• CL – задержка между командой на чтение и передачей данных

• Trcd - Время между подачей сигнала на выбор строки и на выбор столбца

• Trp – время, необходимое для закрытия строки

• Tras – время активности строки

Числа соответствуют числу тактов, при этом каждый такт определяется частотой, с которой работает память.

8-8-8-27 DDR III (800 Мгц)

Численные значения тайминга обычно привязаны к типу памяти

SDR

Сейчас Т ≈ 5 нс

DDR

Однократное увеличение частоты вдвое. Удвоение частоты может быть последовательно применено и к DDR/

F₀ частота может задаваться пользователем в настройках сетапа. Также можно настраивать и тайминги.

Как правило уменьшение таймингов приводит к существенному повышению быстродействия вычислительной системы. Однако делать это крайне нежелательно. Изменение частоты тоже крайне нежелательно.

(

Информация на ВМ от периферийных устройств ввода через модули вывода поступают в основную память и далее обрабатываются основными программами. Результаты вычислительного процесса через модуль вывода передаются на периферийное устройство вывода. Часть результатов передается во внешнюю память для долговременного хранения. Основная память в подавляющем большинстве случаев реализуется как память с произвольным доступом т.е. процессору в любой момент доступно содержимое ячейки.

Основная память делится на:

1) Оперативную память, хранящую слова, используемые в вычислительном процессе

2) Постоянную память, ячейки которой содержат информацию, предназначенную только для чтения и которая как правило не может быть изменена (перезаписана).

Оперативная память энергозависима т.е. информация хранится только в процессе работы.

Постоянная память не энергозависима.

Внешняя память реализована в виде накопителя на различных носителях, чаще всего на магнитных дисках. Эта память энергонезависима, отличается большим объемом и большим временем доступа.

Устройство управления, реализованное автоматическим выполнением программы путем реализации функций управления, что позволяет работать ВМ как единой системе. Пересылка информации между любыми элементами, структурами инициируется сигналами управления, которые вырабатываются устройствами управления. Сигнала управления используются для синхронизации и координации работы узлов и систем как самой ВМ, так и подключаемых периферийных устройств.

Арифметико-логическое устройство (АЛУ) выполняет арифметическую и/или логическую обработку входных переменных, в результате которой формируется выходная переменная. Помимо результата операции АЛУ формирует ряд признаков результата, характеризующих полученный результат и события произошедшие в ходе его получения (знак результата, равенства нулю, четность, перенос).

Флаги используются устройством управления для анализа хода выполнения программы и изменения, при необходимости, естественной последовательности выполнения команд.

Устройство управления и АЛУ совместно образуют структуру называемую центральным процессором.

Основные типы структур ВМ

Особенности определяющие достоинства и недостатки архитектуры ВМ изначально зависит от способа соединения (способа организации взаимодействия) основных структурных компонентов машины.

Различают 2 основных типа структур ВМ

1) Структура с непосредственными связями (классическая Фон Неймановская структура). Особенности связи в такой структуре (число линий в шине) определяется видом информации, характером и интенсивностью обмена. Основное достоинство такой структуры связано с возможностью устранения узких мест в информации, обмене путем изменения лишь отдельных связей, не затрагивая систему в целом. Основной недостаток – невозможность изменения, реконфигурации.

2) Структура на основе общей шины.

Общая шина служит для передачи всей информации. Достоинство – простота реализации ВМ, простота реконфигурирования. В каждый момент времени идет передача информации через шину. Основную нагрузку на шину создает общая информация между процессором и основной памятью, связанная с извлечением команды данных из памяти и запись в нее результатов вычислений. На долю операции ввода-вывода остается небольшая часть пропускной способности шины.

)