- •1. Полусумматоры и сумматоры
- •1.1. Классификация сумматоров
- •1.2.Одноразрядный полусумматор
- •1.3.Одноразрядный комбинационный сумматор
- •2. Сумматоры с последовательным переносом
- •Сумматор последовательного действия
- •3. Сумматоры с ускоренным переносом
- •3.1. Сумматоры с ускоренным переносом
- •3.2 Способы ускорения переноса в сумматорах
- •3.3. Примеры включения счетчиков и сумматоров в цифровые схемы
- •3.4. Цифровые умножители
- •Двоичных чисел в столбик
- •1.1. Назначение и классификация триггеров
- •В практической схемотехнике
- •1.2. Асинхронный rs-триггер
- •Асинхронном rs-триггер в базисе или-не
- •2. Условные графические обозначения и схемы триггеров со статическим управлением
- •2.1. Синхронный rs-триггер со статическим управлением
- •И выдержки для синхронных триггеров
- •Синхронных триггеров, и уго тактирующих входов
- •3. Триггеры с динамическим управлением
- •3.2. Двухступенчатый rs-триггер
- •А) уго; б) функциональная схема
- •На базе rs и d-триггеров с его диаграммой состояний
- •3.5. Логические схемы на базе jk-триггеров
- •1. Счетчики импульсов: назначение, классификация, характеристики
- •1.1. Общие сведения о счетчиках
- •1.2 Классификация счетчиков
- •2. Модуль счета счетчиков
- •3. Счетчики импульсов с последовательным переносом
- •С последовательным переносом по модулю 16:
- •С последовательным переносом по модулю 16
- •1. Счетчики импульсов с параллельным переносом
- •1.1. Синхронные счетчики с параллельным переносом
- •С параллельным переносом по модулю 8 (а) и – уго промышленно выпускаемого счетчика (б)
- •1.2. Счетчики с последовательно-пераллельным переносом
- •С последовательно-параллельным переносом
- •2. Суммирующие и вычитающие счетчики импульсов
- •2.1. Двоичные суммирующие счетчики
- •Двоичного счетчика при поступлении на его вход импульсов
- •Двоичного суммирующего счетчика
- •2.2. Двоичные вычитающие счетчики
- •Вычитающего счетчика
- •Счетчика при поступлении на его вход импульсов
- •3. Реверсивные счетчики
- •1. Двоичные и десятичные счетчики
- •2. Счетчики-делители и другие счетчики
- •2.1. Счетчики-делители частоты
- •Счетчика-делителя на 10: а – логическая схема счетчика;
- •Используемого в таймере секунд
- •2.2. Счетчик-таймер
- •Суммирующего счетчика (б) и их временные диаграммы работы (в)
- •2.3 Применение счетчиков в измерительной технике
- •Измерении частоты входных импульсов
- •2.4. Счетчики с недвоичным кодированием
- •И временные диаграммы его работы (б)
- •"1 Из n" (а) и распределителя на основе счетчика Джонсона (б)
- •3. Интегральные микросхемы триггеров, регистров и счетчиков импульсов
- •А) 555ир8 – последовательно-параллельный 8-разрядный регистр; б) 564ир2 – два четырехразрядных сдвигающих регистра
- •1. Классификация запоминающих устройств, их параметры и характеристики
- •1.1. Назначение, классификация зу и способы организации памяти
- •1.2. Основные параметры и характеристики зу
- •2.3. Способы организации накопителей
- •2.3.1. Словарная организация
- •2.3.2. Матричная организация
- •2. Схемотехника статических оперативных запоминающих устройств (озу)
- •2.1. Общие сведения о статических озу
- •2.2. Структурная схема статического озу с матричным накопителем
- •С матричным накопителем
- •3. Режимы работы озу
- •3.1. Запоминающий элемент статического биполярного озу и режимы его работы
- •1. Запись информации –
- •3.2. Стековая память
- •1. Структурная организация динамических озу
- •Разрез схемы по линии а-а
- •С матричным накопителем
- •2. Принцип регенерации информации
- •3. Схемотехника динамических озу
- •4. Микросхемы статических и динамических озу
- •4.1. Микросхемы статических озу
- •4.2. Микросхемы динамических озу
- •1. Назначение, классификация и основные параметры микросхем постоянных запоминающих устройств (пзу)
- •1. Однократно программируемые маской на предприятии изготовителе;
- •2. Однократно программируемые пользователем с помощью специальных устройств, называемых программаторами – ппзу;
- •3. Перепрограммируемые, или репрограммируемые пзу – рпзу.
- •2. Масочные пзу и их применение
- •2.1. Масочные пзу на основе диодной матрицы
- •2.2. Масочные пзу на основе матрицы моп-транзисторов
- •2.3. Масочные пзу на основе матрицы биполярных транзисторов
- •Биполярных транзисторов
- •2.4. Запоминающий элемент пзу
- •3. Программируемые пзу
- •4. Репрограммируемые пзу. Флэш-память
- •4.1. Репрограммируемые пзу (рпзу)
- •С ультрафиолетовым стиранием информации
- •4.2.Флэш-память
- •Микросхем eprom, eeprom и Flash
- •1. Увеличение разрядности чисел
- •Объединяющая 8 микросхем типа 565ру7
- •2. Увеличение информационного объема памяти при фиксированной разрядности данных
- •Типа 541рт1 емкостью 256 4 каждая
- •3. Синтез схем памяти
- •На базе ис объемом 256×1
- •Объема 12,25к×16
- •1. Алгоритм синтеза комбинированных схем памяти
- •И озу 8к×8 на ис 256×12. Пример синтеза комбинированных схем памяти
3.3. Примеры включения счетчиков и сумматоров в цифровые схемы
Рассмотрим пример включения счётчиков и сумматоров в схемы. Необходимо заполнить таблицу состояний схемы (рисунок 14.9), включающей счетчики и сумматор, в соответствии с заданной последовательностью входных сигналов: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 10, 11, 12.
Анализ данной схемы показывает, что:
- счетчик
СТ 1
сбрасывается (т. е. переходит в нулевое
состояние, когда
)
при наличии сигнала сброса
.
Этот сигнал сброса в данной схеме
получается в трех случаях, когда:
* либо
на выходе "0" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "1" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "4" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
.
Рисунок 14.9 – Пример схемы с включением счётчиков и сумматора
- счетчик СТ 2 сбрасывается (т. е. переходит в нулевое состояние, когда ) при наличии сигнала сброса . Этот сигнал сброса в данной схеме получается только в одном случае, когда:
* на выходе "4" дешифратора генерируется активный сигнал. Это происходит при подаче на его входы кода , что соответствует входному коду .
- у
обоих счетчиков
переключение в следующее состояние
(счет) происходит одновременно при
наличии сигнала счета
.
Этот сигнал счета в данной схеме
получается в пяти случаях, когда:
* либо
на выходе "6" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "7" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "13" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "14" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
;
* либо
на выходе "15" дешифратора генерируется
активный сигнал. Это происходит при
подаче на его входы кода
,
что соответствует входному коду
.
Согласно
варианту начальное
значение на выходах СТ 1
равно
,
а на
выходах СТ 2
оно равно
.
Эти значения поменяются на
при подаче
или на значение на 1 большее при подаче
.
Входной перенос
,
так как этот вход сумматора заземлен в
данной схеме. Заполнение таблицы
состояний для рассматриваемого примера
дано в таблице 14.3.
Рассмотрим еще одну схему, включающую в себя дешифратор и счетчик (рисунок 14.10). Необходимо заполнить таблицу состояний схемы в соответствии с заданной последовательностью входных сигналов: 2, 3, 7, 6, 5, 1, 0, 6, 5, 4.
Рисунок 14.10 – Пример схемы с дешифратором и счётчиком
Согласно
рисунка входы дешифратора DC включены
следующим образом: вход "4" соединен
с входным сигналом "с", "2" –
со входом "b", "1" – со входом
"а". Управляющие
входы
и
счетчика C подключены к выходам логических
элементов ИЛИ-1 и ИЛИ-2 соответственно.
На
входы элемента ИЛИ-1
согласно варианту 1 подаются сигналы с
выходов "0"
и "1"
дешифратора DC. На
входы элемента ИЛИ-2
– сигналы с выходов "2",
"5",
"6"
и "7"
дешифратора DC.
Перед заполнением таблицы состояний необходимо проанализировать работу схемы. Переключение счетчика СТ будет происходить в том случае, когда на одном из выходов ("2", "5", "6" или "7") дешифратора DC будет логическая 1. Рассмотрим подробнее каждый случай.
На
выходе "2" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
На
выходе "5" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
На
выходе "6" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
На
выходе "7" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
Сброс счетчика СТ будет происходить в том случае, когда на одном из выходов ("0" или "1") дешифратора DC будет логическая единица. Рассмотрим подробнее каждый случай.
На
выходе "0" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
На
выходе "1" будет активный сигнал
при наличии на его входах "4", "2"
и "1" двоичного кода
,
который получается при
.
Таблица состояний схемы представлена
в таблице 14.4.
