- •1. Полусумматоры и сумматоры
- •1.1. Классификация сумматоров
- •1.2.Одноразрядный полусумматор
- •1.3.Одноразрядный комбинационный сумматор
- •2. Сумматоры с последовательным переносом
- •Сумматор последовательного действия
- •3. Сумматоры с ускоренным переносом
- •3.1. Сумматоры с ускоренным переносом
- •3.2 Способы ускорения переноса в сумматорах
- •3.3. Примеры включения счетчиков и сумматоров в цифровые схемы
- •3.4. Цифровые умножители
- •Двоичных чисел в столбик
- •1.1. Назначение и классификация триггеров
- •В практической схемотехнике
- •1.2. Асинхронный rs-триггер
- •Асинхронном rs-триггер в базисе или-не
- •2. Условные графические обозначения и схемы триггеров со статическим управлением
- •2.1. Синхронный rs-триггер со статическим управлением
- •И выдержки для синхронных триггеров
- •Синхронных триггеров, и уго тактирующих входов
- •3. Триггеры с динамическим управлением
- •3.2. Двухступенчатый rs-триггер
- •А) уго; б) функциональная схема
- •На базе rs и d-триггеров с его диаграммой состояний
- •3.5. Логические схемы на базе jk-триггеров
- •1. Счетчики импульсов: назначение, классификация, характеристики
- •1.1. Общие сведения о счетчиках
- •1.2 Классификация счетчиков
- •2. Модуль счета счетчиков
- •3. Счетчики импульсов с последовательным переносом
- •С последовательным переносом по модулю 16:
- •С последовательным переносом по модулю 16
- •1. Счетчики импульсов с параллельным переносом
- •1.1. Синхронные счетчики с параллельным переносом
- •С параллельным переносом по модулю 8 (а) и – уго промышленно выпускаемого счетчика (б)
- •1.2. Счетчики с последовательно-пераллельным переносом
- •С последовательно-параллельным переносом
- •2. Суммирующие и вычитающие счетчики импульсов
- •2.1. Двоичные суммирующие счетчики
- •Двоичного счетчика при поступлении на его вход импульсов
- •Двоичного суммирующего счетчика
- •2.2. Двоичные вычитающие счетчики
- •Вычитающего счетчика
- •Счетчика при поступлении на его вход импульсов
- •3. Реверсивные счетчики
- •1. Двоичные и десятичные счетчики
- •2. Счетчики-делители и другие счетчики
- •2.1. Счетчики-делители частоты
- •Счетчика-делителя на 10: а – логическая схема счетчика;
- •Используемого в таймере секунд
- •2.2. Счетчик-таймер
- •Суммирующего счетчика (б) и их временные диаграммы работы (в)
- •2.3 Применение счетчиков в измерительной технике
- •Измерении частоты входных импульсов
- •2.4. Счетчики с недвоичным кодированием
- •И временные диаграммы его работы (б)
- •"1 Из n" (а) и распределителя на основе счетчика Джонсона (б)
- •3. Интегральные микросхемы триггеров, регистров и счетчиков импульсов
- •А) 555ир8 – последовательно-параллельный 8-разрядный регистр; б) 564ир2 – два четырехразрядных сдвигающих регистра
- •1. Классификация запоминающих устройств, их параметры и характеристики
- •1.1. Назначение, классификация зу и способы организации памяти
- •1.2. Основные параметры и характеристики зу
- •2.3. Способы организации накопителей
- •2.3.1. Словарная организация
- •2.3.2. Матричная организация
- •2. Схемотехника статических оперативных запоминающих устройств (озу)
- •2.1. Общие сведения о статических озу
- •2.2. Структурная схема статического озу с матричным накопителем
- •С матричным накопителем
- •3. Режимы работы озу
- •3.1. Запоминающий элемент статического биполярного озу и режимы его работы
- •1. Запись информации –
- •3.2. Стековая память
- •1. Структурная организация динамических озу
- •Разрез схемы по линии а-а
- •С матричным накопителем
- •2. Принцип регенерации информации
- •3. Схемотехника динамических озу
- •4. Микросхемы статических и динамических озу
- •4.1. Микросхемы статических озу
- •4.2. Микросхемы динамических озу
- •1. Назначение, классификация и основные параметры микросхем постоянных запоминающих устройств (пзу)
- •1. Однократно программируемые маской на предприятии изготовителе;
- •2. Однократно программируемые пользователем с помощью специальных устройств, называемых программаторами – ппзу;
- •3. Перепрограммируемые, или репрограммируемые пзу – рпзу.
- •2. Масочные пзу и их применение
- •2.1. Масочные пзу на основе диодной матрицы
- •2.2. Масочные пзу на основе матрицы моп-транзисторов
- •2.3. Масочные пзу на основе матрицы биполярных транзисторов
- •Биполярных транзисторов
- •2.4. Запоминающий элемент пзу
- •3. Программируемые пзу
- •4. Репрограммируемые пзу. Флэш-память
- •4.1. Репрограммируемые пзу (рпзу)
- •С ультрафиолетовым стиранием информации
- •4.2.Флэш-память
- •Микросхем eprom, eeprom и Flash
- •2. Увеличение информационного объема памяти при фиксированной разрядности данных
- •1. Увеличение разрядности чисел
- •Объединяющая 8 микросхем типа 565ру7
- •Типа 541рт1 емкостью 256 4 каждая
- •3. Синтез схем памяти
- •На базе ис объемом 256×1
- •Объема 12,25к×16
- •1. Алгоритм синтеза комбинированных схем памяти
- •И озу 8к×8 на ис 256×12. Пример синтеза комбинированных схем памяти
Двоичного счетчика при поступлении на его вход импульсов
Номер входного импульса |
Q3 |
Q2 |
Q1 |
Q0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
2 |
0 |
0 |
1 |
0 |
3 |
0 |
0 |
1 |
1 |
4 |
0 |
1 |
0 |
0 |
5 |
0 |
1 |
0 |
1 |
6 |
0 |
1 |
1 |
0 |
7 |
0 |
1 |
1 |
1 |
8 |
1 |
0 |
0 |
0 |
9 |
1 |
0 |
0 |
1 |
10 |
1 |
0 |
1 |
0 |
11 |
1 |
0 |
1 |
1 |
12 |
1 |
1 |
0 |
0 |
13 |
1 |
1 |
0 |
1 |
14 |
1 |
1 |
1 |
0 |
15 |
1 |
1 |
1 |
1 |
Запишем новое состояние выходов счетчика во вторую строку той же самой таблицы. Так как по приходу первого импульса изменилось состояние первого триггера, то этот триггер содержит младший разряд двоичного числа (единицы). В таблице поставим его значение на самом правом месте, как это принято в математике при записи любых многоразрядных чисел. Здесь мы впервые сталкиваемся с противоречием правил записи чисел в математике и правил распространения сигналов на принципиальных схемах.
Подадим на вход счетчика еще один тактовый импульс. Значение первого триггера снова изменится на прямо противоположное. На этот раз на выходе первого триггера, а значит, и на входе второго триггера сформируется спадающий фронт. Это означает, что второй триггер тоже изменит свое состояние на противоположное. Это отчетливо видно на временных диаграммах, приведенных на рисунке 20.7. Запишем новое состояние выходов счетчика в третью строку таблицы 20.2. В этой строке таблицы образовалось двоичное число 2. Оно совпадает с номером входного импульса.
Продолжая анализировать временную диаграмму, можно определить, что на выходах приведенной схемы счетчика последовательно появляются цифры от 0 до 15. Эти цифры записаны в двоичном виде. При поступлении на счетный вход счетчика очередного импульса содержимое его триггеров увеличивается на 1. Именно поэтому такие счетчики получили название суммирующих двоичных счетчиков.
УГО суммирующего двоичного счетчика на принципиальных схемах приведено на рисунке 20.8. В двоичных счетчиках для обнуления микросхемы обычно предусматривают вход R, который позволяет записать во все триггеры счетчика нулевое значение. Это состояние называют исходным состоянием счетчика.
(Слайд)
Рисунок 20.8 – УГО четырехразрядного
